[发明专利]用于形成具有多个沟道的屏蔽栅沟槽FET的结构和方法有效
| 申请号: | 200880122742.4 | 申请日: | 2008-12-15 |
| 公开(公告)号: | CN101971304A | 公开(公告)日: | 2011-02-09 |
| 发明(设计)人: | 潘南西 | 申请(专利权)人: | 飞兆半导体公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/94 |
| 代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 李丙林;张英 |
| 地址: | 美国*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 场效应晶体管(FET)包括一对延伸进入半导体区中的沟槽。每个沟槽包括位于沟槽底部中的第一屏蔽电极和位于沟槽上部的栅电极,该栅电极位于屏蔽电极的上方但与该屏蔽电极绝缘。第一导电类型的第一阱区和第二阱区在沟槽对之间半导体区中横向延伸并邻接该沟槽对的侧壁。该第一阱区和第二阱区通过第二导电类型的第一漂移区彼此垂直地隔开。栅电极和第一屏蔽电极相对于第一阱区和第二阱区设置,以使得当FET在导通状态下偏置时,在第一阱区和第二阱区的每一个中形成沟道。 | ||
| 搜索关键词: | 用于 形成 具有 沟道 屏蔽 沟槽 fet 结构 方法 | ||
【主权项】:
一种场效应晶体管(FET),包含:延伸进入半导体区的一对沟槽;第一屏蔽电极,位于每个沟槽的下部中;栅电极,位于每个沟槽的上部中,所述栅电极位于所述屏蔽电极上方但通过极间电介质与所述屏蔽电极绝缘;和第一导电类型的第一阱区和第二阱区,其在所述沟槽对之间的所述半导体区中横向延伸,所述第一阱区和第二阱区邻接所述沟槽对的侧壁,所述第一阱区和第二阱区通过第二导电类型的第一漂移区垂直地彼此间隔,其中,所述栅电极和所述第一屏蔽电极相对于所述第一阱区和第二阱区设置,以使得当所述FET在导通状态下偏置时,在所述第一阱区和第二阱区的每一个中形成沟道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司,未经飞兆半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880122742.4/,转载请声明来源钻瓜专利网。
- 上一篇:带海绵层的防水、防皱珍珠包
- 下一篇:一种上翻折叠式伞具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





