[发明专利]半导体器件及其制造方法有效
| 申请号: | 200880022826.0 | 申请日: | 2008-06-11 |
| 公开(公告)号: | CN101689532A | 公开(公告)日: | 2010-03-31 |
| 发明(设计)人: | 高野圭惠;掛端哲弥;山崎舜平 | 申请(专利权)人: | 株式会社半导体能源研究所 |
| 主分类号: | H01L21/8247 | 分类号: | H01L21/8247;G06K19/077;H01L21/336;H01L27/10;H01L27/115;H01L29/786;H01L29/788;H01L29/792 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 刘 倜 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提供一种半导体器件及其制造方法,其中在衬底上制造存储晶体管和多个薄膜晶体管,其具有不同厚度的栅绝缘膜。本发明的特征在于该存储晶体管和所述多个薄膜晶体管之间的结构差异。具体地,该存储晶体管和所述多个薄膜晶体管的一些被设置为具有底栅结构,而其它薄膜晶体管设置为具有顶栅结构,这使得能够减小晶体管的特性缺陷并简化其制造工艺。 | ||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种制造半导体器件方法,包括以下步骤:在衬底上形成第一导电膜和第二导电膜;在第一导电膜和第二导电膜上形成第一绝缘膜;在第一导电膜上形成电荷积聚层,第一绝缘膜插入在第一导电膜和电荷积聚层之间,允许电荷积聚层与第二导电膜不交叠;在第一绝缘膜和电荷积聚层上形成第二绝缘膜;在第二绝缘膜上形成与第一导电膜交叠的第一半导体膜,与第二导电膜交叠的第二半导体膜,以及既不与第一导电膜也不与第二导电膜交叠的第三半导体膜;在第一半导体膜、第二半导体膜以及第三半导体膜上形成第三绝缘膜;以及在第三半导体膜上形成第三导电膜,第三绝缘膜插入在第三半导体膜和第三导电膜之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880022826.0/,转载请声明来源钻瓜专利网。
- 上一篇:晶片上的集成电路和制造集成电路的方法
- 下一篇:电路部件连接用粘接剂
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





