[发明专利]延迟线校准无效
| 申请号： | 200780042634.1 | 申请日： | 2007-11-12 |
| 公开（公告）号： | CN101548467A | 公开（公告）日： | 2009-09-30 |
| 发明（设计）人： | C·U·李;D·J·朱利安;A·埃克巴勒 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 王 英;刘炳胜 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 校准可调延迟线，以将延迟线的延迟维持在期望值或期望值范围之内。在一些方面，使信号多次通过延迟线，从而可以在一段时间内计算信号通过延迟线的累积延迟(例如由计数值表示)。将该计数值与期望计数值进行比较，并根据该比较在需要时调节延迟线的延迟。在一些方面，该信号可以包括数字信号。在一些方面，可以基于对延迟线给信号带来的相移导致的信号幅度变化的分析来计算通过延迟线的延迟。在一些方面，将延迟线并入传输参考系统，以产生和/或处理传输参考信号。 | ||
| 搜索关键词： | 延迟线 校准 | ||
【主权项】：
1、一种用于校准延迟线的设备，包括：延迟线，用于根据延迟控制信号来延迟参考信号以提供延迟的参考信号；组合器，用于组合所述参考信号和所述延迟的参考信号；耦合到所述组合器的输出的幅度探测器；以及耦合到所述组合器的输出的控制器，用于产生所述延迟控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780042634.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种延迟锁定环路的延迟单元-201910678491.8
- 郑佳鹏;张宁;王志利;朱轩历;陈建超 - 上海华力微电子有限公司
- 2019-07-25 - 2019-11-01 - H03L7/081
- 本发明公开了一种延迟锁定环路中的延迟单元，包括第一反相器和第二反相器，所述第一反相器与第二反相器采用相同的结构，本发明通过采用完全一致的反相器结构组成延迟单元，可减少延迟单元对所传输的信号的占空比的影响，降低输出信号的占空比变化，进而提高输出信号的质量。
- 一种基于锁相环的压电陶瓷变压器-201910790174.5
- 范瑞兆 - 范瑞兆
- 2019-08-26 - 2019-11-01 - H03L7/081
- 本发明公开了一种基于锁相环的压电陶瓷变压器，包括直流电源（Vdc）、输入电容（Cin）、第一电容（C1）、输出电容（Cout）、第一开关管（T1）、第二开关管（T2）、第一电阻（R1）、负载电阻（RL）、变压器（N1，N2）、第一电感（L1）、锁相环（PLL）、移相器；其中锁相环（PLL）由鉴相器、环路滤波器、压控振荡器以及分频器构成；本发明提出了锁相环作为一种新方法，通过锁定PT的输入电流和PT的输入电压之间的相位来保持PT工作在谐振频率，使PT工作在其谐振频率附近，通过应用PLL，系统可以随着负载和温度的变化自动跟踪谐振频率从而消除谐振频率的改变对于PT工作效率的影响。
- 频率合成器-201580013310.X
- 斯坦因·埃里克·韦贝里;欧拉·布鲁萨特 - 北欧半导体公司
- 2015-03-05 - 2019-08-30 - H03L7/081
- 一种锁相环频率合成器，配置成为无线电发射机或接收机提供目标频率的输出信号。该合成器包括：以第一频率操作的电压控制振荡器(2)；第一固定频率的分频器(8)，配置成提供第二频率的第一输出(10、12)，其中所述第二频率是所述第一频率的固定分数；预分频器，配置成提供所述第二频率的可变分频，以产生第三频率，所述预分频器包括：第二分频器(14)，连接至所述第一输出(12)并且以第二频率提供第二输出；以及相位选择器装置(16)，配置成选择性地改变所述第二输出的相位以便改变所述第二频率；频率控制器(20)，控制所述预分频器并由此控制所述第三频率；以及相位检测器(4)，基于基准信号和取决于所述第三频率的信号之间的比较来控制所述电压控制振荡器(2)；其中合成器被配置成使得所述第一输出(10、12)提供所述目标频率的输出信号。
- 由分段式快慢延迟链与单个延迟锁相环构成的数字脉宽调制器-201910408469.1
- 魏廷存;陈楠;金加锋 - 西北工业大学
- 2019-05-16 - 2019-08-27 - H03L7/081
- 本发明公开了一种由分段式快慢延迟链与单个延迟锁相环构成的数字脉宽调制器，用于解决现有数字脉宽调制器转换精度低的技术问题。技术方案是利用快、慢两段延迟链组成电路的整体延迟链，在提高DPWM分辨率的同时，可降低外部输入时钟的频率，并减小电路的功耗和面积开销。加入包含整体延迟链的单个延迟锁相环，形成闭环反馈控制机制，抑制各延迟单元的延迟时间随制造工艺、电源电压和工作温度的漂移，以提高快、慢延迟链中延迟单元的延迟时间精度，进而提高DPWM的转换精度，同时降低电路复杂度。本发明具有外部输入时钟频率低、电路结构简单、分辨率和转换精度高、功耗和面积小的特点，尤其适用于数字控制DC‑DC开关变换器中。
- 防止锁相环时钟过冲的电路-201822278508.4
- 熊江 - 炬芯（珠海）科技有限公司
- 2018-12-30 - 2019-08-20 - H03L7/081
- 本实用新型提出一种防止锁相环时钟过冲的电路，该防止锁相环时钟过冲的电路包括：锁相环、状态检测模块和安全降频模块，所述状态检测模块的第一输入端与所述锁相环的输入端用于输入所述锁相环的输入信号，所述状态检测模块的第二输入端与所述锁相环的反馈端连接，用以输入所述锁相环的反馈信号，所述状态检测模块的输出端与所述安全降频模块的控制端连接，所述安全降频模块的第一输入端与所述锁相环的输出端连接，所述安全降频模块的输出端用于输出时钟信号。实施本实用新型的技术方案，能够更低成本、更可靠、更快速提供可用时钟，能提高软件运行效能，节省功耗。
- 用于量化输入量的量化电路和方法-201510087104.5
- A.门克霍夫;M.伊拉希姆 - 英特尔IP公司
- 2015-02-25 - 2019-08-13 - H03L7/081
- 量化电路(100)包括配置成使用输入量提供量化样本的量化器(102)以及配置成确定量化样本的量化误差的误差估计器(110)。误差校正器(120)配置成通过取决于量化误差的校正值来校正量化样本。
- 具有积分非线性内插(INL)失真补偿的时钟合成器-201810049992.5
- Q·G·金;K·拉巴 - 美高森美半导体无限责任公司
- 2018-01-18 - 2019-07-12 - H03L7/081
- 一种补偿由运行在频率fsys处的系统时钟驱动的时钟合成器中的积分非线性内插(INL)失真的方法，该方法涉及在具有数字控制振荡器(DCO)和数字到时间转换器(DTC)的第一路径的输出处引入具有I*dt+δ的实际延迟的所选择的标称模拟延迟I*dt，以及在具有DCO和DTC的第二路径的输入处引入抵消第一路径中的实际模拟延迟的具有I*D+Δ的实际延迟的标称数字延迟I*D，调整第二路径中的补偿模块的内容x(k)，以针对k的不同值来对准第一和第二路径的输出脉冲，其中k表示内插点，针对I的所有N个值迭代地重复这两个在前的步骤，以及对补偿模块的内容x(k)进行平均来导出要施加到DTC之一的补偿值，以校正INL失真。
- 一种基于ONFI的DLL单元电路-201822277693.5
- 刘亚东 - 灿芯半导体（上海）有限公司
- 2018-12-29 - 2019-07-05 - H03L7/081
- 本实用新型公开了一种基于ONFI的DLL单元电路，包括第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、反相器和延迟单元DEL，所述第一与非门的A端接第一控制端，B端接第一延迟回路端，输出端接第二延迟回路端；所述第二与非门的A端接第一延迟回路端，B端接第二控制端，输出端接所述第三与非门的B端；所述第三与非门的输出端接第四延迟回路端，A端接所述第六与非门的输出端；所述第六与非门的A端接所述第四与非门的输出端，B端接所述第五与非门的输出端。本实用新型能应用于不同模式和不同传输频率，使一个ONFI控制器可以兼容多种ONFI模式和多种频率。
- 用于低功率应用的波特率时钟数据恢复电路和方法-201610377692.0
- 张稼丰;张洪涛;吴昭颖;张琨永;廖宇 - 赛灵思公司
- 2016-05-31 - 2019-06-28 - H03L7/081
- 在一个例子中，一种用于接收器的时钟数据恢复(CDR)电路包括：定时误差检测器电路、环路滤波器和相位插值器。所述定时误差检测器电路被耦接为以一波特率接收由所述接收器接收的符号的数据采样和误差采样。所述定时误差检测器电路可操作为基于所述数据采样和所述误差采样生成每个符号的定时误差值和估计波形值。所述环路滤波器被耦接至所述定时误差检测器以接收定时误差值。所述相位插值器被耦接至所述环路滤波器以接收滤波过的定时误差值，所述相位插值器可操作为生成控制信号以调节采样相位，所述采样相位被用于生成所述数据采样和所述误差采样。
- 延迟锁相环电路和操作延迟锁相环电路的方法-201811477934.9
- 金相谦;尹元柱;姜锡龙;张豪埈 - 三星电子株式会社
- 2018-12-05 - 2019-06-18 - H03L7/081
- 公开延迟锁相环电路和操作延迟锁相环电路的方法。一种延迟锁相环电路包括：占空比检测器，被配置为检测时钟信号的占空比，并基于检测的占空比确定是否执行粗略占空比校正；和延迟锁相环核。延迟锁相环核被配置为：根据占空比检测器的确定，选择性地对所述时钟信号执行粗略占空比校正，在与粗略占空比校正被执行的第二时间段不同的第一时间段期间对所述时钟信号执行粗略锁相，并对所述时钟信号执行精细占空比校正和精细锁相。
- 一种基于二倍频二分频的数字反馈式精密方波移相器-201821968100.3
- 王光东;施勇;邹斌;施卫峰;吴荣;杨佳;黄浩;顾剑春;朱武 - 国网上海市电力公司
- 2018-11-27 - 2019-06-04 - H03L7/081
- 本实用新型公开了一种基于二倍频二分频的数字控制方波移相器，输入占空比为50％的方波通过微分整流将方波信号倍频，通过定脉宽展宽电路将微分脉冲宽度展宽到一定的宽度，对定脉宽脉冲波进行积分得到锯齿波，将锯齿波输入到比较器，CPU控制DAC的输出电压大小调整比较电平实现移相，再将比较器的输出二分频得到占空比为50％的移相方波。本实用新型原理简单易懂，电路结构易于实现，实用价值高。
- 用于为高速串行化器/解串器生成准确时钟相位信号的电路-201580020616.8
- K·阿卡迪亚;Z·陈 - 高通股份有限公司
- 2015-03-11 - 2019-04-26 - H03L7/081
- 公开了用于生成具有准确定时关系的时钟相位信号的系统和方法。例如，可以从差分CML时钟信号生成四个间隔90度的时钟信号。CML到CMOS转换器将差分CML时钟信号转换成差分CMOS时钟信号并且提供占空比校正。延迟单元从差分CMOS时钟信号产生经延迟的时钟信号。该差分CMOS时钟信号和经延迟的时钟信号被逻辑组合以产生具有四分之一时钟周期的活跃时间的四个四分时钟信号。置位‑复位锁存器从诸四分时钟信号产生了四个时钟信号。校准模块控制延迟单元的延迟并且控制CML到CMOS转换器的占空比校正以调节这四个时钟信号的定时关系。这四个时钟信号可被用于例如解串器中。
- 数字延迟单元与信号延迟电路-201510321530.0
- 郑雨轩 - 慧荣科技股份有限公司
- 2015-06-12 - 2019-04-12 - H03L7/081
- 本发明提供一种数字延迟单元与信号延迟电路，该数字延迟单元，由多个NAND栅所组成。该数字延迟单元包括一第一延迟路径与一第二延迟路径。该第一延迟路径，耦接在一第一输入端与一输出端之间，用以提供一个NAND栅的时间延迟。该第二延迟路径，耦接在一第二输入端与该输出端之间，可用以提供三个NAND栅的时间延迟。
- 延迟锁定环中的自动相位同步-201580003481.4
- B.奥德达拉;D.潘乔利;V.拉斯塔吉 - 桑迪士克科技有限责任公司
- 2015-01-28 - 2019-04-09 - H03L7/081
- 调谐电路可包括控制器，所述控制器被配置成针对在主‑从DLL电路中的主延迟线的不同点所产生的信号对来确定相位差。所述对的信号中的一个在相位差被确定之前通过从延迟线传送。用于设定从延迟线的相位延迟的编程延迟值可基于所述相位差被调整或调谐。
- 相位误差侦测模块及相关的相位误差侦测方法-201710897609.7
- 卓庭楠;郑凯文;童泰来 - 晨星半导体股份有限公司
- 2017-09-28 - 2019-04-05 - H03L7/081
- 一种相位误差侦测模块，包含有一星象点选择器，用来根据一输入信号中的数据在一星象图中的一位置及一半径，产生一星象点选择信号；一符元预测器，用来根据该星象点选择信号，选择该星象图的全部星象点中的部份星象点，作为用来计算该输入信号中数据所对应的一预测符元的多个参考星象点，其中该多个参考星象点的数目小于该星象图的全部星象点的数目；以及一相位评估器，用来根据该输入信号中数据及该预测符元，计算该输入信号的一预测相位误差。
- 用于单相电网电压同步信息检测的增强型锁相环-201811333899.3
- 王贵忠;吴凤江;李洪波;侯英伟;张国庆;于文斌;郭志忠 - 哈工大（张家口）工业技术研究院;哈尔滨工业大学
- 2018-11-09 - 2019-03-22 - H03L7/081
- 用于单相电网电压同步信息检测的增强型锁相环，属于电能变换领域，本发明为解决现有锁相环在单相电网电压包含谐波和直流偏移时难以准确估计电网幅值、频率和相角的问题。将单相电网电压输入到具有直流偏移估计器的二阶广义积分器，获得不包含直流偏移的输入电网电压的滤波值和正交信号；将获得的滤波值和正交信号输入到两相增强型锁相环，获得单相电网电压的幅值、频率和相角的在线估计值；在两相增强型锁相环的频率估计环和幅值估计环中分别加入第一级联延时信号消除滤波器和第二级联延时信号消除滤波器，以消除输入谐波对估计结果的影响。本发明用于非理想电网条件下的在线准确估计。
- 锁相环内部延时电路和锁相环-201811353745.0
- 李小辉;李想 - 四川长虹电器股份有限公司
- 2018-11-14 - 2019-03-19 - H03L7/081
- 本发明公开了一种锁相环内部延时电路，包括由延时单元组成的延时链，延时单元中PMOS5的栅极加偏置电压，漏极与NMOS1和NMOS2的源极连接，NMOS1的漏极与PMOS1的漏极、PMOS2的漏极和栅极连接作为输出端，NMOS2的漏极与PMOS3的漏极和栅极和PMOS4的漏极连接作为输出端，PMOS1、PMOS4的栅极分别加偏置电压，PMOS1、PMOS2、PMOS3、PMOS4的源极相连，NMOS1和NMOS2的栅极与其他延时单元的输出端连接。还公开由延时电路组成的锁相环。通过调节偏置电压，能够将频率稳定在一个所需的输出频率，减小芯片面积，降低成本。
- 用于提供振荡器信号的锁相环路、锁相环路布置、传送器和接收器及方法-201680087368.3
- H.斯约兰德;T.帕尔森 - 瑞典爱立信有限公司
- 2016-07-01 - 2019-03-01 - H03L7/081
- 一种具体地在波束成形系统中的锁相环路包括：提供控制信号（FC）到可控振荡器（2）的环路滤波器（1）；配置成响应振荡器信号（FO）而提供第一反馈信号（FB）和第二反馈信号（FBD）的分频器，其中第二反馈信号（FBD）相对于第一反馈信号（FB）被延迟。内插器配置成接收第一和第二反馈信号（FB），并且在第一与第二反馈信号之间且响应相位控制字来提供其内插信号。比较器路径配置成接收内插信号，并且响应在公共参考信号（FR）与内插信号之间的相位偏移，提供相应信号到环路滤波器（1）。
- 一种近阈值电压全数字逐次逼近寄存器延时锁定环系统-201721118182.8
- 徐太龙;李瑶;卢军;胡敏;叶云飞;倪敏生;胡学友;孟硕 - 合肥学院
- 2017-09-02 - 2019-02-15 - H03L7/081
- 本实用新型公开了一种近阈值电压全数字逐次逼近寄存器延时锁定环系统，数据选择器的输入连接系统时钟信号clkin和基于clkin产生的短脉冲信号clk_dge，数据选择器的输出连接PVT补偿延时线的输入端，PVT补偿延时线的输出端与锁定延时线的输入端连接，PVT检测器通过译码器一与PVT补偿延时线的输入端连接，逐次逼近寄存器控制器通过译码器二与锁定延时线的输入端连接，时序控制器的输出端分别连接逐次逼近寄存器控制器和相位采样器的输入端。本实用新型通过设计和实现基于标准单元的全数字集成电路设计流程，是一个宽工作频率范围、快速锁定、工作在近阈值电压附近、无谐波锁定和零延时陷阱问题的全数字SARDLL。
- 一种基于二倍频二分频的数字反馈式精密方波移相器-201811424787.9
- 王光东;施勇;邹斌;施卫峰;吴荣;杨佳;黄浩;顾剑春;朱武 - 国网上海市电力公司
- 2018-11-27 - 2019-02-01 - H03L7/081
- 本发明公开了一种基于二倍频二分频的数字控制方波移相器，输入占空比为50％的方波通过微分整流将方波信号倍频，通过定脉宽展宽电路将微分脉冲宽度展宽到一定的宽度，对定脉宽脉冲波进行积分得到锯齿波，将锯齿波输入到比较器，CPU控制DAC的输出电压大小调整比较电平实现移相，再将比较器的输出二分频得到占空比为50％的移相方波。本发明原理简单易懂，电路结构易于实现，实用价值高。
- 分数除法电路及相关的校正方法-201510872493.2
- 陈邦宁;薛育理;丁建裕 - 联发科技股份有限公司
- 2015-12-02 - 2018-12-11 - H03L7/081
- 一种分数除法电路以及相关的校正方法。该分数除法电路包含输出时钟产生电路，用来接收输入时钟信号及根据第一控制信号产生输出时钟信号，该输出时钟产生电路包含有：第一延迟单元，用来延迟该输入时钟信号以产生延迟输入时钟信号；选择单元，用来根据该第一控制信号，选择该输入时钟信号及该延迟输入时钟信号其中之一以产生该输出时钟信号；以及控制电路，用来根据除数控制信号，对该输出时钟信号进行除操作以产生该第一控制信号，其中该除数控制信号用来控制该输出时钟信号与该输入时钟信号间的比例。本发明的分数除法电路的量化电平可被缩小至0.5N，其中N为分数除法电路中除法单元的级数，以及锁相回路频率产生器的量化噪声将可被大幅降低。
- 延迟锁相环电路-201810537206.6
- 张宁;王志利 - 上海华力集成电路制造有限公司
- 2018-05-30 - 2018-12-04 - H03L7/081
- 本发明涉及一种延迟锁相环电路，涉及电子电路技术，该延迟锁相环电路包括一压控延迟线电路，所述压控延迟线电路包括N级级联的压控延迟线单元，其中N≥2，每一所述压控延迟线单元包括两个串联的第一延迟单元和第二延迟单元，所述第一延迟单元和第二延迟单元均包括一延迟时间控制单元，所述延迟时间控制单元包括至少一开关电容单元，所述开关电容单元中的开关管接收一电压控制信号；以满足延迟锁相环的工作频率范围及动态性能指标的要求。
- 一种基于PI型CDR数字滤波器的加固方法-201610580818.4
- 胡春媚;陈书明;刘尧;陈建军;池雅庆;梁斌;孙永节;郝培培 - 中国人民解放军国防科学技术大学
- 2016-07-21 - 2018-12-04 - H03L7/081
- 本发明公开了一种基于PI型CDR数字滤波器的加固方法，目的是解决基于PI型CDR中数字滤波电路容易受到空间高能粒子的影响，进而引起相位插值系数异常的问题。技术方案是引入包含回退判断模块和选择器的加固电路对数字滤波器的相位追踪累加器输出的current_state和寄存器组输出的last_state进行监测，对监测的结果实施判断。若监测到异常的current_state，则寄存器组的输出维持其上一时钟周期的值不变。采用本发明可以在不引入额外延时的前提下对传播到相位追踪累加器输出端的单粒子效应进行有效地监测并实施回退，避免了单粒子效应对寄存器组的输出即最终相位插值系数造成影响。
- 一种锁相环中的时间数字转换器-201510134242.4
- 周盛华;宋冉 - 华为技术有限公司
- 2015-03-25 - 2018-10-02 - H03L7/081
- 本发明公开了一种锁相环中的时间数字转换器，能够提高锁相精度。该时间数字转换器包括输入第一信号的延时单元和输入第二信号的采样单元，其中：延时单元，包括顺次串联的第一延时链、第二延时链和第三延时链，用于对第一信号进行延时；第一延时链包括至少一个第一延时器，第二延时链包括至少三个第二延时器，第三延时链包括至少一个第三延时器，第一延时器的延时长度和第三延时器的延时长度大于第二延时器的延时长度；采样单元，用于在第二信号的预设时刻，对延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器的输出信号进行采样，输出采样信号。
- 一种具有宽频率输入范围的延迟锁相环-201810230894.1
- 曾夕;李志芳;董林妹;严慧婕;罗颖 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2018-03-20 - 2018-09-21 - H03L7/081
- 本发明公开了一种具有宽频率输入范围的延迟锁相环，包括相位检测模块、延迟模块、控制模块、调节模块和选择模块，相位检测模块的两个输入端口分别连接参考时钟和反馈时钟，相位状态输出端口连接所述控制模块的输入端口；延迟模块的输入端口连接所述参考时钟，选择模块的输入端口分别连接控制模块和延迟模块的输出端口，延迟单元中包括至少一条延迟链；选择模块的输出端口输出选择后的时钟，调节模块的两个输入端口分别连接计数时钟和参考时钟，调节模块的输出端口连接所述延迟模块。本发明提供的一种具有宽频率输入范围的延迟锁相环，通过内部自动选择延迟链，使得延迟锁相环始终能正常工作，提高了延迟锁相环的工作频率范围。
- 一种低噪声低抖动多频率时钟产生装置-201820723907.4
- 陈勇;张雯文;汪葆桉 - 原时（荆门）电子科技有限公司
- 2018-05-15 - 2018-09-14 - H03L7/081
- 本实用新型涉及一种低噪声低抖动多频率时钟产生装置，包括：差分时钟比较模块、数字频率合成模块、单端信号比较模块、数字锁相环模块和带宽滤波模块；所述差分时钟比较模块用于外部时钟输入和时钟电路整形；所述数字频率合成模块用于产生预定时钟信号；所述单端信号比较模块用于产生若干路时钟信号；所述带宽滤波模块具有若干种带宽，用于生成正弦信号；所述差分时钟比较模块与所述数字频率合成模块连接。本实用新型采用相位累加技术、查找表技术和延时线振荡器技术，可根据用户需求产生多种频率的时钟信号，并且利用差分比较电路模块执行伪差分输入模式，降低了共模电压对比较器输入端的干扰，整形后的时钟信号为噪声低、抖动小的正弦信号。
- 相位同步装置和方法-201810311308.6
- 罗敏;刘晓宁;王新胜;王晨旭 - 哈尔滨工业大学(威海)
- 2018-04-09 - 2018-09-04 - H03L7/081
- 相位同步装置和方法，涉及通信技术领域，为了解决现有相位同步技术的系统结构复杂、功耗较高且难集成的问题。本发明的时间‑数字转换器用于测量输入的基准信号和上一相位同步周期的相位同步后的信号间的时间间隔；计算电路用于根据时间‑数字转换器的测量结果计算第一移相值和第二移相值；第一移相电路用于根据第一移相值对待移相信号进行第一次移相；第二移相电路用于根据第二移相值对待移相信号进行第二次移相，第二次移相后的信号为本相位同步周期的相位同步后的信号；延迟锁定环用于锁定时间‑数字转换器和第二移相电路中各个延迟单元的信号延迟时间值。本发明适用于对两个信号进行相位同步。
- 一种输出正弦波锁相移相装置及正弦锁相移相算法-201810308408.3
- 周明;邵威 - 中船重工（武汉）凌久电气有限公司
- 2018-04-08 - 2018-08-17 - H03L7/081
- 本发明涉及一种输出正弦波锁相移相装置及正弦锁相移相算法，装置由鉴相器、调节器、低通滤波器、信号发生器、高阶带通滤波器组成，鉴相器依次与调节器、低通滤波器、信号发生器、高阶带通滤波器相连，高阶带通滤波器输出端又与鉴相器相连。算法为预先构造正弦信号发生器，设计压频比，预构PI调节器参数及前置移相参数，根据频率需求预先构造滤波器参数，并周期性检测参考频率与输出频率相位差，通过PI调节器和滤波器同时作用实现具有高保真度正弦锁相功能，同时算法中加入移相环节能自由调整锁相输出波形相位。本发明输出幅相特性根据需要调整，在参考信号发生变化或故障再恢复时能快速完成锁相功能，不会出现失锁状态，锁相稳定，抗扰能力强。
- 一种快速锁定的全数字延迟锁相环-201820232515.8
- 单长虹;李锐;邓贤君;陈忠泽;田帆 - 南华大学
- 2018-02-09 - 2018-08-10 - H03L7/081
- 本实用新型提供了一种快速锁定的全数字延迟锁相环，包括鉴相器、相位测量模块、相位调节模块和同频异相信号发生器；鉴相器的输入端用于接收给定时钟信号和外部时钟网络提供的反馈信号，鉴相器的输出端与相位测量模块的输入端相连接；相位测量模块与相位调节模块相连接；相位调节模块与外部时钟网络相连接；同频异相信号发生器的输入端用于接收给定时钟信号，同频异相信号发生器与相位调节模块相连接。本实用新型采用粗调与多级精调相结合的延迟控制方式调节输入信号与反馈信号的相位差，只需经过一次延迟调节，便可实现相位的锁定。同时，被调节相位信号的频率随输入信号频率的不同而变化，故可扩展锁相环的锁相范围。
- 防止谐波锁定的锁相环、操作其的方法及包括其的设备-201410064627.3
- 吴云择;金晋镐;金泰镇;李在烈;张永焕 - 三星电子株式会社
- 2014-02-25 - 2018-07-31 - H03L7/081
- 一种锁相环包括：压控振荡器，包括多个延迟单元，所述多个延迟单元被配置成分别生成具有不同相位的多个时钟信号；以及谐波锁定检测器，其被配置成检测所述压控振荡器中的谐波锁定，并且响应于检测到所述压控振荡器的谐波锁定而生成复位信号。所述多个延迟单元当中除了第一延迟单元之外的剩余延迟单元响应于所述复位信号而被复位。
- 专利分类
