[发明专利]用于干刻蚀的图案屏蔽结构及其方法有效
申请号: | 200710160995.8 | 申请日: | 2007-12-19 |
公开(公告)号: | CN101207101A | 公开(公告)日: | 2008-06-25 |
发明(设计)人: | 游明志;邱建嘉;江国宁;杨文焜 | 申请(专利权)人: | 育霈科技股份有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/538 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 任默闻 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种用于干刻蚀的图案屏蔽结构及其方法,所述的图案屏蔽结构包括一种强化接地特性与内埋天线型的立体堆栈封装单元,此封装单元可通过位于上下两侧的电讯接点达到多芯片堆栈的目的。该封装单元于电子组件基材背面具有单或复数层接地层,提供半导体组件便利的接地途径,并且比封装单元适用于晶片级封装制造方式,故可降低单一封装单元体的制作成本。前述接地层也为本发明的封装结构中电子组件信号传递的途径,配合位于电子组件层周围的单或复数个导通孔,可使该封装结构上下两侧的电讯进行沟通,提高封装单元的应用性。又该接地层中可具有环型围绕型态的电讯沟道,形成内埋天线型立体堆栈封装结构。 | ||
搜索关键词: | 用于 刻蚀 图案 屏蔽 结构 及其 方法 | ||
【主权项】:
1.一种电子封装结构,其特征在于,该电子封装结构至少包含:单或复数层用以形成电子组件的基材;单或复数个电子组件,形成于前述电子组件的基材,且该电子组件的总表面积小于或等于前述电子组件基材的表面积;单或复数个接触垫,布于前述电子组件的表面;单或复数个缓冲区域,该缓冲区域分布于前述电子组件的四周;单或复数层接地层,形成于前述电子组件基材的背面;单或复数个导通孔,形成于前述缓冲区域,且于该导通孔内或孔壁填充其导电特性的材料,使前述缓街区域的上表面与前述接地层间具有电讯连通的特性;单或复数个电讯沟道,形成于前述电子封装结构的单侧或双侧;单或复数个电讯接点,形成于前述电讯沟道的末端,且分布于前述电子封装结构的单侧或双侧。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于育霈科技股份有限公司,未经育霈科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710160995.8/,转载请声明来源钻瓜专利网。