[发明专利]一种可配置任意整数半整数分频器装置及方法无效
| 申请号： | 201010581198.9 | 申请日： | 2010-12-09 |
| 公开（公告）号： | CN102055465A | 公开（公告）日： | 2011-05-11 |
| 发明（设计）人： | 王祖强;邱晓光;董红蕾;王照君;徐辉 | 申请（专利权）人： | 山东大学 |
| 主分类号： | H03K21/10 | 分类号： | H03K21/10 |
| 代理公司： | 济南金迪知识产权代理有限公司 37219 | 代理人： | 许德山 |
| 地址： | 250100 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种可配置任意整数半整数分频器装置及方法，属数字分频技术领域，装置包括模式选择及输出部分、配置数据锁存部分和分频计数部分，其特征在于模式选择及输出部分分别与配置数据锁存部分和分频计数部分相连接；其方法步骤为：1、开始；2、输入分频系数及模式选择信号；3、施加有效复位信号，锁存分频系数及模式选择信号；4、输入待分频信号，分频器工作，输出分频信号；5、判断是否要改变分频系数或者分频模式。本发明可实现任意整数或半整数的分频功能，在整数分频时可根据需求输出等占空比和不等占空比两种分频信号，分频器的分频系数和输出信号的占空比可以根据情况进行调节，从而提高分频器的灵活性，扩大其使用范围。 | ||
| 搜索关键词： | 一种 配置 任意 整数 分频器 装置 方法 | ||
【主权项】：
一种可配置的任意整数半整数分频器装置，包括模式选择及输出部分、配置数据锁存部分和分频计数部分，其特征在于模式选择及输出部分分别与配置数据锁存部分和分频计数部分相连接；其中外部复位信号输入到配置数据锁存部分和分频计数部分，分频系数输入信号和分频模式输入信号输入到配置数据锁存部分，待分频时钟信号输入到模式选择及输出部分，模式选择及输出部分输出分频输出信号；配置数据锁存部分通过信号n和mod连接到模式选择及输出部分，模式选择及输出部分通过信号N、x、y、z连接到到分频计数部分；分频计数部分包括8位加法计数器、8位比较器、1位D触发器、1位T触发器，其内部连接关系为：信号x接到8位加法计数器和1位D触发器的时钟输入端，8位加法计数器的数值输出端与信号N接8位比较器，8位比较器的输出端接1位D触发器的输入端，1位D触发器的输出端接1位T触发器的时钟输入端，复位信号接8位加法计数器、1位D触发器、1位T触发器的复位端，1位T触发器输出信号z；配置数据锁存部分主要包括一个8位锁存器和一个3位锁存器，其内部连接关系为：分频系数输入信号输入到8位锁存器的数值输入端，分频模式输入信号输入到3位锁存器的数值输入端，8位锁存器输出信号n，3位锁存器输出信号mod，复位信号并联接8位锁存器和3位锁存器的使能端；模式选择及输出部分主要包括2选1数据选择器MUX1、2选1数据选择器MUX2、3选1数据选择器MUX3、异或门、右移移位逻辑、自加1加法器，其内部连接关系为：clk_in与z信号接异或门的输入端，异或门的输出端、clk_in接2选1数据选择器MUX1的数值输入端，y、z接2选1数据选择器MUX2的数值输入端，n信号接自加1加法器和右移移位逻辑的输入端，n、n1、n2接3选1数据选择器MUX3的数值输入端，mod信号并联接到2选1数据选择器MUX1、2选1数据选择器MUX2、3选1数据选择器MUX3的地址输入端，2选1数据选择器MUX1输出x信号，2选1数据选择器MUX2输出clk_out信号，3选1数据选择器MUX3输出N信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东大学，未经山东大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010581198.9/，转载请声明来源钻瓜专利网。
- 上一篇：电吸尘器
- 下一篇：一种基于多变量与不确定性的公钥加密方法
- 同类专利
- 用于快速存储器访问控制的装置-201821440135.X
- S·齐霍尼;T·卡纳尔;N·K·杨杜鲁 - 综合器件技术公司
- 2018-09-04 - 2019-07-23 - H03K21/10
- 本公开涉及用于快速存储器访问控制的装置。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多个设置值，以及(ii)在对应的控制信号活动的时候，将来自寄存器的子组的设置值呈现给多个收发器电路。设置值可以包括用在收发器电路中以将射频波束转向的多个相位值和多个增益值。每个收发器信道可以在对应的控制信号变为活动之后的预定时间内更新来自寄存器的设置值。
- 高速可编程时钟分频器-201680053366.2
- N·阿格拉瓦尔;S·穆罕默德;李哲圭 - 高通股份有限公司
- 2016-08-10 - 2019-05-31 - H03K21/10
- 用于以可编程分频比(N)对输入时钟信号(CLKin)进行分频的系统和方法可以产生输出时钟信号(CLKdiv)，其中从输入时钟信号到输出时钟信号的延迟独立于分频比(N)的值，并且输出时钟信号的占空比为50％，这个50％的占空比独立于分频比的值。示例可编程时钟分频器(45)包括产生对分频比的模进行计数的计数信号(Count)的模N计数器(220)、以及产生公共半速率时钟信号(HRCLKcom)、偶数半速率时钟信号(HRCLKeven)和奇数半速率时钟信号(HRCLKodd)的半速率时钟信号发生器(230)，这些半速率时钟信号以输出时钟信号的速率的一半(CLKdiv的1/2)进行反转。公共半速率时钟信号、偶数半速率时钟信号和奇数半速率时钟信号被组合以产生输出时钟信号。
- 对相位和增益的快速存储器访问控制-201811023767.0
- S·齐霍尼;T·卡纳尔;N·K·杨杜鲁 - 综合器件技术公司
- 2018-09-04 - 2019-03-26 - H03K21/10
- 本公开涉及对相位和增益的快速存储器访问控制。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多个设置值，以及(ii)在对应的控制信号活动的时候，将来自寄存器的子组的设置值呈现给多个收发器电路。设置值可以包括用在收发器电路中以将射频波束转向的多个相位值和多个增益值。每个收发器信道可以在对应的控制信号变为活动之后的预定时间内更新来自寄存器的设置值。
- 计数器-201410421707.X
- 谢宗贤 - 新唐科技股份有限公司
- 2014-08-25 - 2017-12-15 - H03K21/10
- 本发明实施例提供了一种计数器，该计数器包括一状态决定单元及一计数重置单元。状态决定单元接收当前的计数值以计算计数器的下一个的计数值。计数重置单元比较一重置计数值及一延迟周期值决定使用一第一比较器或一第二比较器，且比较重置计数值及当下的计数值以输出一计数重置信号至状态决定单元以重置计数值，其中第一比较器的位数小于第二比较器。
- 一种基于CPLD的数字技术实验系统脉冲信号产生模块-201620489608.X
- 王用鑫 - 重庆电子工程职业学院
- 2016-05-16 - 2016-11-30 - H03K21/10
- 本实用新型公开了一种基于CPLD的数字技术实验系统脉冲信号产生模块，包括CPLD控制器；CPLD控制器包括单次脉冲产生模块、二分频信号产生单元、十分频信号产生单元和数据选择器单元；单次脉冲产生模块主要由RS触发器构成；二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器；十分频信号产生单元包括N个十进制计数器；其中N为大于3的自然数；十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接。本实用新型具有使用器件数量少、电路结构简单、价格低廉并且有利于数字技术实验系统设备检修的优点。
- 分频器电路-201210305614.1
- 刘辉;傅璟军;胡文阁 - 比亚迪股份有限公司
- 2012-08-24 - 2014-03-12 - H03K21/10
- 发明提出一种分频器电路，包括：N个触发器，第i个触发器的输出端与第i+1个触发器的输入端相连，其中，1≤i≤N，N为大于等于1的正整数；N组开关，每组开关包括第一开关和第二开关；控制器，控制器的输出端与第一个触发器的输入端相连，控制器的输入端分别与N组开关中的第二开关的另一端、偶数组开关的第一开关的另一端相连、奇数组开关的第一开关的另一端相连，控制器用于在第一模式下根据输入的分频参数对第二开关进行选择控制导通和关断，并在第二模式下根据输入的分频参数对第一开关进行选择控制导通和关断。该分频器电路可以实现任意正整数分频的功能，并且电路结构简单，规模小。
- 低噪声四模分频器-201120473981.3
- 刘扬;应峰;何德军;周之栩;牟陟 - 苏州思瑞浦微电子科技有限公司
- 2011-11-24 - 2012-08-29 - H03K21/10
- 本实用新型揭示了一种低噪声四模分频器，基于由多个主从触发器顺次相连而成的单模任意数分频器构成，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。本实用新型技术方案的应用，能够利用低成本、简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。
- 一种支持IP模块动态频率变换的装置-201210055233.2
- 葛海通;王荣华;杨军;孟建熠 - 杭州中天微系统有限公司
- 2012-03-05 - 2012-07-25 - H03K21/10
- 一种支持IP模块动态频率变换的装置，包括时钟分频器，用于接收基准时钟，并产生多组不同时钟分频比的时钟信号和时钟使能信号；IP模块总线接口，用于IP模块与总线的通信，所述IP模块总线接口与总线通讯连接，时钟变频器，用于根据当前的分频比信号产生当前的IP时钟使能信号，IP时钟使能信号以及系统时钟信号；所述的时钟分频器的输出端与所述时钟变频器的输入端连接，所述时钟变频器的输出端与所述IP模块总线接口、总线连接。本发明能降低功耗、缩短频率变化时间。
- 一种1/2周期测频系统及方法-201110387420.6
- 严结实;卢鑫;刘飞;王春晖 - 中国西电电气股份有限公司
- 2011-11-29 - 2012-06-13 - H03K21/10
- 本发明提供了一种1/2周期测频系统及方法，测频系统包括根据可编程器件的外在时钟，经过倍频/分频产生闸门信号的基波发生模块，根据闸门信号的正半周对高频脉冲信号进行计数的高频脉冲计数模块，根据读取命令依次将各个周期内的高频脉冲数信号发送出去的控制处理模块；测频时，首先基波发生模块根据可编程器的外在时钟，经过倍频/分频产生闸门信号；接着，高频脉冲信号经过滤波处理进入高频脉冲计数模块，高频脉冲计数模块根据闸门信号的正半周对经滤波处理后的高频脉冲信号进行计数，依次得到各个不同周期内正半周的脉冲数，然后将该脉冲数发送给控制处理模块；最后控制处理模块根据产生的读取命令依次将各个周期内的高频脉冲信号发送出去。
- 低噪声四模分频器-201110378672.2
- 刘扬;应峰;何德军;周之栩;牟陟 - 思瑞浦（苏州）微电子有限公司
- 2011-11-24 - 2012-03-28 - H03K21/10
- 本发明揭示了一种低噪声四模分频器，基于由多个主从触发器顺次相连而成的单模任意数分频器构成，奇数分频器中，最后两个主从触发器的输出Q逻辑或非后与第一个主从触发器的输入D相连，且第一个主从触发器的输出Q与第二个主从触发器的输出L逻辑与作为输出；偶数分频器中，最后一个主从触发器的输出Q与第一个主从触发器的输入D相连，且任意主从触发器的输出Q作为输出；所述四模分频器中，每一模分频器具有一个逻辑输入，且各模分频器的逻辑输入中仅有一个为高电平。本发明技术方案的应用，能够利用低成本、简单的电路满足各种分频，并达到50%占空比的要求，且切实消除了抖动积累，为串并转换电路的正常运行提供了有效的解决方案。
- 一种可配置任意整数半整数分频器装置及方法-201010581198.9
- 王祖强;邱晓光;董红蕾;王照君;徐辉 - 山东大学
- 2010-12-09 - 2011-05-11 - H03K21/10
- 一种可配置任意整数半整数分频器装置及方法，属数字分频技术领域，装置包括模式选择及输出部分、配置数据锁存部分和分频计数部分，其特征在于模式选择及输出部分分别与配置数据锁存部分和分频计数部分相连接；其方法步骤为：1、开始；2、输入分频系数及模式选择信号；3、施加有效复位信号，锁存分频系数及模式选择信号；4、输入待分频信号，分频器工作，输出分频信号；5、判断是否要改变分频系数或者分频模式。本发明可实现任意整数或半整数的分频功能，在整数分频时可根据需求输出等占空比和不等占空比两种分频信号，分频器的分频系数和输出信号的占空比可以根据情况进行调节，从而提高分频器的灵活性，扩大其使用范围。
- 多模除法器重定时电路-200780028007.2
- C·纳拉通;苏文俊 - 高通股份有限公司
- 2007-07-24 - 2009-07-29 - H03K21/10
- 多模除法器(MMD)接收MMD输入信号并输出MMD输出信号SOUT。MMD包括模数除法器级(MDS)链。每个MDS接收输入信号，将该输入信号除以2或者除以3，并且输出结果作为输出信号。每个MDS对其自己的模数控制信号作出响应，该模数控制信号用于控制该MDS是除以2还是除以3。在一个实例中，时序逻辑元件输出SOUT。使用所述链中的开始的MDS级中的一个MDS级的低抖动模数控制信号来将时序逻辑元件置于第一状态。使用所述链的中间中的MDS级中的一个MDS级的输出信号来将时序逻辑元件置于第二状态。因为时序逻辑元件不以MMD输入信号的较高频率作为时钟进行定时，所以功率消耗较低。
- 一种高速动态伪随机计数装置-200910045201.2
- 孙海云;王峰;俞义华;袁小波 - 上海应用技术学院
- 2009-01-13 - 2009-07-22 - H03K21/10
- 本发明涉及一种高速动态伪随机计数装置，以伪随机序列的方式构造了数字电路中常用的计数器单元，计数值呈现强伪随机特征，并且运行效率高，具有运算速度与计数长度无关特点，电路实现简单，适合于CMOS工艺实现的独特优点。
- 专利分类
