[发明专利]凹入式栅极金属氧化物半导体晶体管装置及其制作方法有效
申请号: | 200710109981.3 | 申请日: | 2007-06-11 |
公开(公告)号: | CN101281886A | 公开(公告)日: | 2008-10-08 |
发明(设计)人: | 李培瑛;程谦礼;林瑄智 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/336;H01L21/3065;H01L29/78;H01L29/423 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种利用TTO多晶硅间隙壁制作自对准栅极沟槽的方法。首先提供半导体基底,其上形成有焊垫氧化物层和焊垫氮化物层。多个沟槽电容器嵌入该半导体基底的存储器阵列区域。各个沟槽电容器具有从半导体基底主表面凸出的沟槽顶部氧化物(TTO)。多晶硅间隙壁形成于该凸出TTO的两个对立侧上,且该多晶硅间隙壁在氧化之后作为蚀刻硬掩模,用于在紧靠沟槽电容器的位置蚀刻形成凹入式栅极沟槽。 | ||
搜索关键词: | 凹入式 栅极 金属 氧化物 半导体 晶体管 装置 及其 制作方法 | ||
【主权项】:
1. 一种凹入式栅极金属氧化物半导体晶体管装置的制作方法,包含:提供半导体基底,其中所述半导体基底具有主表面、阵列区域和周边电路区域氧化物层;在所述半导体基底中形成多个沟槽电容器,其中各个所述沟槽电容器都被从所述主表面凸出的沟槽顶层所覆盖;在所述沟槽顶层的侧壁上形成间隙壁掩模单元;使用所述间隙壁掩模单元为蚀刻硬掩模,干法蚀刻所述半导体基底,由此形成自对准沟槽;在所述自对准沟槽的内表面上形成薄介电层;形成掺杂的源极/漏极区域;在所述自对准沟槽的侧壁和底部上形成介电衬垫层;执行干法蚀刻以蚀刻穿过位于所述自对准沟槽底部的所述介电衬垫层且随后蚀刻到所述半导体基底内,由此形成将所述掺杂的源极/漏极区域分裂为源扩散区域和漏扩散区域的栅极沟槽;在所述栅极沟槽的内表面上形成栅极氧化物层;以及在所述栅极氧化物层上形成栅极材料层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710109981.3/,转载请声明来源钻瓜专利网。
- 上一篇:生成温度补偿用电压的半导体装置
- 下一篇:扑麻娱乐牌
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造