[发明专利]非易失性存储器件及其编程、读取和擦除方法无效
| 申请号： | 200710089844.8 | 申请日： | 2007-04-05 |
| 公开（公告）号： | CN101174470A | 公开（公告）日： | 2008-05-07 |
| 发明（设计）人： | 金镐正 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/32 | 分类号： | G11C16/32;G11C16/26;G11C16/14 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器件包括存储单元阵列和电压控制单元。存储单元阵列包括各自包含多个单元串的多个存储块。每个单元串包括第一选择晶体管、第二选择晶体管、以及串联连接在第一选择晶体管和第二选择晶体管之间的至少一个存储单元晶体管。电压控制单元响应于与所述多个存储块相对应的多个块选择信号，将第一选择线电压和字线电压分别提供给连接到第一选择晶体管的第一选择线以及连接到存储单元晶体管的字线，并且与块选择信号无关地将第二选择线电压直接提供给连接到第二选择晶体管的第二选择线。 | ||
| 搜索关键词： | 非易失性存储器 及其 编程 读取 擦除 方法 | ||
【主权项】：
1.一种非易失性存储器件，包括：存储单元阵列，其包括各自包含多个单元串的多个存储块，每个单元串包括第一选择晶体管、第二选择晶体管、以及串联连接在第一选择晶体管和第二选择晶体管之间的至少一个存储单元晶体管；以及电压控制单元，其响应于与所述多个存储块相对应的多个块选择信号，将第一选择线电压和字线电压分别提供给连接到第一选择晶体管的第一选择线以及连接到存储单元晶体管的字线，并且与块选择信号无关地将第二选择线电压直接提供给连接到第二选择晶体管的第二选择线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710089844.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 包含用于半导体存储器的存储器命令的设备和方法-201880085160.7
- K-Y·金;D·甘斯 - 美光科技公司
- 2018-07-27 - 2023-10-20 - G11C16/32
- 描述了包含用于半导体存储器的存储器命令的设备和方法。控制器为存储器系统提供对存储器进行存取的存储器命令。所述命令被解码，以提供内部信号和命令以用于执行操作，如用于对存储器阵列进行存取的操作。被提供用于对存储器进行存取的所述存储器命令可以包含定时命令和存取命令。存取命令的实例包含读取命令和写入命令。定时命令可以用于控制对例如对应的存取命令的各种操作的定时。所述定时命令可以包含设置存取命令的相关联的存取操作期间的各种操作模式的操作码。
- 一种读写控制器、存储器及电子设备-202080107127.7
- 蔡江铮;布明恩;欧阳晟 - 华为技术有限公司
- 2020-12-18 - 2023-07-18 - G11C16/32
- 一种读写控制器、存储器及电子设备，用以提高存储器的写入灵活性。其中，读写控制器包括时钟产生电路、多状态写电路、行译码电路和列译码电路，时钟产生电路为多状态写电路提供第一时钟信号，为行译码电路和列译码电路提供第二时钟信号。通过为多状态写电路配置单独的工作时钟，使得读写控制器能根据当前的工艺偏差灵活配置多状态写电路当前的工作时钟，这不仅有助于提高多状态写操作的灵活性，还能通过调节多状态写电路当前的工作时钟使写入操作更加匹配当前的工艺偏差，提高读写控制器应对不同工艺偏差的能力。且，多状态写电路还能在第一时钟信号的一个时钟周期内向存储阵列写入至少两个状态，因此还有助于提高读写控制器的写入效率。
- EEPROM编程周期控制电路-202011515635.7
- 王佳宁;张振华;宋扬 - 中国电子科技集团公司第四十七研究所
- 2020-12-21 - 2023-07-18 - G11C16/32
- 本发明属于EEPROM控制系统领域，具体说是一种微电流源提供的计时电路系统。包括，基准电压源、微电流源、计时电路；基准电压源为微电流源提供与温度及电源无关的电压偏置；微电流源为计时电路提供pA级电流；计时电路用pF级别电容实现ms级计时。本发明用非常简单的电路结构实现EEPROM擦除、编程时间控制。本发明产生的时间随温度变化很小。本发明涉及的资源少。
- 用于堆叠式存储器装置中的基于计数器的读取时钟的设备、系统和方法-202211685139.5
- 山岸智弘;成井诚司;中井清吉;铃木尊雅 - 美光科技公司
- 2022-12-27 - 2023-07-04 - G11C16/32
- 提供用于堆叠式存储器装置中的基于计数器的读取时钟的设备、系统和方法。接口裸片将读取命令提供到核心裸片，所述核心裸片在基于所述读取命令的定时下读取数据，将所述数据提供到所述核心裸片的读取FIFO电路。在提供所述读取命令之后的延迟时间，所述接口裸片开始提供操作所述读取FIFO的输出的基于计数器的时钟信号。所述基于计数器的时钟信号在不同于所述读取命令的所述定时的时域(例如，更快速的频率)上操作。
- 通过虚拟字线的延迟斜升来减少干扰-201880061530.3
- X·于;Y·董 - 闪迪技术有限公司
- 2018-09-23 - 2023-07-04 - G11C16/32
- 一种用于减少存储器设备中的选择栅极晶体管和虚拟存储器单元的干扰的存储器设备和相关技术。在一种方法中，在编程循环的预充电阶段之后，相对于编程循环的编程阶段中的数据字线的电压的斜升，延迟虚拟字线的电压的斜升。在整个预充电阶段和编程阶段中，在第二虚拟存储器单元的电压保持在升高的电平的同时，另一种可能的方法延迟了第一虚拟存储器单元的斜升。在另一方面，当选择的数据存储器单元相对靠近存储器串的源极端时使用干扰对策，而当选择的数据存储器单元相对靠近存储器串的漏极端时逐步停止干扰对策。
- 具有DQS脉冲控制电路系统的存储器以及相关联的系统、装置和方法-202210984943.7
- 金美昭;S·E·史密斯;金始弘 - 美光科技公司
- 2022-08-17 - 2023-05-12 - G11C16/32
- 本文中公开具有DQS脉冲控制电路系统的存储器以及相关联的系统、装置和方法。在一个实施例中，一种存储器装置包括DQS端子和可操作地耦合到所述DQS端子的电路系统。所述DQS端子被配置成接收包含具有第一宽度的第一脉冲的外部DQS信号。反过来，所述电路系统被配置成至少部分地基于所述第一脉冲而产生第二脉冲并且输出包含所述第二脉冲的内部DQS信号。所述第二脉冲可具有大于所述第一宽度的第二宽度。在一些实施例中，所述外部DQS信号可进一步包含具有大于所述第二宽度的第三宽度的第三脉冲。在此类实施例中，所述电路系统可进一步被配置成至少部分地基于所述第三脉冲而产生且输出具有等同于所述第三宽度的第四宽度的第四脉冲。
- 非易失性存储器的存储器操作之间的时间间隔-202210997963.8
- 宁涉洋;K·帕克 - 美光科技公司
- 2022-08-19 - 2023-04-07 - G11C16/32
- 本公开涉及非易失性存储器的存储器操作之间的时间间隔。方法包含在存储器部件的某一位置上执行具有第一类型的第一存储器操作。所述方法进一步包含响应于接收到在所述位置上执行具有第二类型的第二存储器操作的访问请求，在所述第一存储器操作完成后，在与所述第一类型和所述第二类型相关的特定时间间隔对应的时间段内防止执行所述第二存储器操作。
- 时钟驱动器及包括其的存储设备-202210483695.8
- 蒋逸波;尤立中;克里斯托弗·考克斯;金立之 - 澜起电子科技（昆山）有限公司
- 2022-05-05 - 2023-03-31 - G11C16/32
- 本申请涉及一种时钟驱动器。时钟驱动器包括：时钟检测器，所述时钟检测器用于接收预定时钟协议的多对输入时钟信号，并用于生成指示所述预定时钟协议的协议标识符；锁相环模块，所述锁相环模块被耦接为接收所述多对输入时钟信号中的至少一对输入时钟信号，并根据所接收的所述至少一对输入时钟信号产生至少一对参考时钟信号；多个多路复用器被耦接到所述时钟检测器和所述锁相环模块。每个多路复用器用于接收多对输入时钟信号中的一对输入时钟信号和所述至少一对参考时钟信号中的一对参考时钟信号，并根据所述协议标识符，选择性地输出所述一对输入时钟信号或所述一对参考时钟信号以驱动一组存储器芯片。
- 一种离线数据保持时间的确定方法、装置、设备及介质-202211359577.2
- 裴永航;钟戟;郑善龙;苏军;李栋 - 苏州浪潮智能科技有限公司
- 2022-11-02 - 2023-03-24 - G11C16/32
- 本申请公开了一种离线数据保持时间的确定方法、装置、设备及介质，属于固态硬盘技术领域，该方法包括：当SSD下电时，确定指定字线上NAND电压阈值分布所对应高斯分布的平均值，得到第一数据，并确定SSD在指定时刻所对应的数据保持时间，得到初始保持时间；其中，指定时刻为在下电时刻之前通过指定字线最后向SSD写入数据的时刻；当SSD上电时，确定指定字线上NAND电压阈值分布所对应高斯分布的平均值，得到第二数据；根据第一数据和第二数据确定SSD从下电时刻到上电时刻之间的数据保持时间，并和初始保持时间确定SSD的离线数据保持时间。通过该方法能够准确地确定出SSD的离线数据保持时间。
- 自适应吞吐量监测-202210930654.9
- R·巴苏;D·帕尔默;J·S·帕里 - 美光科技公司
- 2022-08-04 - 2023-02-17 - G11C16/32
- 本申请涉及自适应吞吐量监测。在一些实例中，存储器系统可与各自与相应子组件相关联的一或多个时钟相关联。当所述存储器系统接收多个命令时，所述存储器系统可确定所述命令的吞吐量。基于所确定的吞吐量，所述存储器系统可调整所述时钟中的一或多个的速率。
- 计算系统、非易失性存储器模块以及操作存储设备的方法-201710248135.3
- 林璇渶;吴起硕;徐圣镕;赵永进;崔仁寿 - 三星电子株式会社
- 2017-04-17 - 2022-11-04 - G11C16/32
- 公开了一种操作存储设备的方法，该方法包括：将对用于内部操作的内部操作时间的请求发送到外部设备，从外部设备接收与请求相对应的内部操作命令，以及基于内部操作命令在内部操作时间期间执行内部操作。
- 一种基于射频识别技术的电子车牌芯片数据存储电路-202220606941.X
- 何文君;刘兴 - 四川大数据投资有限公司
- 2022-03-18 - 2022-07-12 - G11C16/32
- 本实用新型公开了一种基于射频识别技术的电子车牌芯片数据存储电路，主要解决现有数据存储电路冗余数据刷新速度慢，存储系统性能差的问题。该数据存储电路包括存储控制器，以及与存储控制器相连的数据读写电路、定时控制电路、数据断电保护电路、多个存储器及供电电路。通过上述设计，本实用新型利用定时控制电路实现对存储控制器的定时控制，再利用存储控制器对存储器实现定时或手动刷新，能够有效对存储器的存储空间进行清理，去除电子车牌数据管理系统的冗余数据，优化系统的性能。因此，适宜推广应用。
- 存储装置和存储装置的操作方法-202110843332.6
- 林在焕;金成昱;金载殷;刘大训;全镇完 - 三星电子株式会社
- 2021-07-26 - 2022-05-06 - G11C16/32
- 提供了一种存储装置和存储装置的操作方法。所述存储装置包括非易失性存储装置和控制器，控制器基于外部主机装置的请求来访问非易失性存储装置，从外部主机装置接收第一时钟信号，通过第一时钟信号的倍频而生成第二时钟信号，并且基于第二时钟信号与外部主机装置通信。控制器请求外部主机装置调节用于第一时钟信号的倍频的倍频比。
- 半导体存储器装置和包括半导体存储器装置的存储器系统-202110563645.6
- 金荣勋;金始弘 - 三星电子株式会社
- 2018-09-14 - 2021-09-17 - G11C16/32
- 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
- 存储器控制器及其操作方法-202011009884.9
- 金秉俊 - 爱思开海力士有限公司
- 2020-09-23 - 2021-08-24 - G11C16/32
- 本发明公开了一种电子装置，该电子装置包括存储器控制器和存储器装置。控制存储器装置的存储器控制器包括：写入缓冲器，临时存储从主机接收的写入数据；写入定时控制器，接收指示存储器装置的温度的温度信息并且基于该温度信息来生成写入定时信息，该写入定时信息指示将写入数据传送到并且存储在存储器装置中的写入定时；以及写入操作控制器，基于写入定时信息来控制写入缓冲器和存储器装置，使得将写入缓冲器中存储的写入数据传送到并且存储在存储器装置中。
- 半导体存储器装置和包括半导体存储器装置的存储器系统-201811073495.5
- 金荣勋;金始弘 - 三星电子株式会社
- 2018-09-14 - 2021-06-15 - G11C16/32
- 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
- 一种存储设备及其控制装置和控制方法-201911257870.6
- 贺元魁;潘荣华 - 北京兆易创新科技股份有限公司
- 2019-12-10 - 2021-06-11 - G11C16/32
- 本发明实施例公开了一种存储设备及其控制装置和控制方法，存储设备还包括多个存储单元，控制装置包括：检测模块，检测模块用于在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；时钟模块，时钟模块用于根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。本发明实施例中，灵活调整时钟频率，提高了时钟工作灵活性，此外降低时钟频率还可以改善时钟功耗过大的问题；通过监控峰值电流的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
- 集成电路-202020479844.X
- F·塔耶;C·阿梅兹亚内·埃尔阿萨尼 - 意法半导体(鲁塞)公司
- 2020-04-03 - 2020-10-27 - G11C16/32
- 本公开的实施例涉及用集成电路，包括：状态机，被配置为控制写入周期中的写入操作，写入周期由时钟信号进行定时；通信接口，包括滤波器电路，并且通信接口被配置为物理上被连接到总线；以及时钟信号生成器，包括振荡器电路，并且时钟信号生成器被配置为：将滤波器电路可操作地连接到振荡器电路；生成振荡信号；以及通过滤波器电路来调节振荡信号，从而在写入周期中生成时钟信号；其中集成电路是电可擦除可编程非易失性存储器(NVM)的集成电路。
- 写入电可擦除可编程非易失性存储器的方法及集成电路-202010261436.1
- F·塔耶;C·阿梅兹亚内·埃尔阿萨尼 - 意法半导体(鲁塞)公司
- 2020-04-03 - 2020-10-20 - G11C16/32
- 本公开的实施例涉及用于写入电可擦除可编程非易失性存储器的方法和集成电路。在一个实施例中，该方法包括：将属于通信接口的滤波器电路可操作地连接到振荡器电路，其中通信接口物理上连接到总线；通过振荡器电路生成振荡信号；以及通过滤波器电路调节振荡信号从而生成用于对写入周期进行定时的时钟信号。
- 存储器装置的数据管理方法与系统-201710609411.4
- 张弘升;李祥邦;张原豪;郭大维 - 旺宏电子股份有限公司
- 2017-07-25 - 2020-06-16 - G11C16/32
- 本发明公开了一种存储器装置的数据管理方法与系统，存储器装置的数据管理方法包括：计数一系统时间；当第一次存取或第一次更新或第一次编程该存储器装置的一第一区块的至少一部份时，或者每当该存储器装置的该第一区块整体被存取或更新或编程时，指定该区块的一区块编号指向一最大剩余保存时间；当一第一降级触发时间达到且该区块编号目前指向至该最大剩余保存时间，将该区块编号指向一中间剩余保存时间；当一第二降级触发时间达到且该区块编号目前指向至该中间剩余保存时间，将该区块编号指向一最小剩余保存时间；以及一旦该区块编号指向该最小剩余保存时间，触发该存储器装置以更新该区块，以及将该区块编号指向该最大剩余保存时间。
- 存储装置-201910627799.X
- 金亨镇;申崇晚 - 三星电子株式会社
- 2019-07-12 - 2020-05-15 - G11C16/32
- 公开了一种存储装置。所述存储装置包括：非易失性存储器装置；以及控制器，通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，非易失性存储器装置和控制器中的至少一个执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。
- 半导体器件-201811486807.5
- 萤原孝征 - 瑞萨电子株式会社
- 2018-12-06 - 2019-07-19 - G11C16/32
- 本公开提供了一种能够利用简单方法实现稳定数据通信的半导体器件。该半导体器件包括：多条信号线；驱动器电路，对应于所述信号线而设置并且通过驱动所述信号线中的每个信号线来并行传输多个数据；多个延迟电路，对应于所述信号线中的每个信号线而设置并且可以可变地设定传输到所述信号线的数据的延迟量；以及定时调节电路，用于基于所述信号线中的相邻信号线的数据来设定对应信号线的延迟量。
- 定时产生电路-201310009221.0
- 今井靖 - 精工半导体有限公司
- 2013-01-10 - 2017-12-01 - G11C16/32
- 本发明提供定时产生电路，其电路规模小、可生成8种定时不同的输出脉冲。利用由3个T触发器构成的二进制计数器，在系统复位时与生成输出脉冲时共用二进制计数器的复位时的2进制状态，从包含复位时的由二进制计数器生成的2进制的8种状态，生成定时不同的8种输出脉冲。在系统复位时，通过延迟针对二进制计数器的复位信号，使二进制计数器复位时的解码电路的输出延迟，所以利用较快的复位信号屏蔽解码电路的输出，由此防止系统复位时的解码电路的输出被反映到输出端子。
- 非易失性存储器件及其编程、读取和擦除方法-200710089844.8
- 金镐正 - 三星电子株式会社
- 2007-04-05 - 2008-05-07 - G11C16/32
- 一种非易失性存储器件包括存储单元阵列和电压控制单元。存储单元阵列包括各自包含多个单元串的多个存储块。每个单元串包括第一选择晶体管、第二选择晶体管、以及串联连接在第一选择晶体管和第二选择晶体管之间的至少一个存储单元晶体管。电压控制单元响应于与所述多个存储块相对应的多个块选择信号，将第一选择线电压和字线电压分别提供给连接到第一选择晶体管的第一选择线以及连接到存储单元晶体管的字线，并且与块选择信号无关地将第二选择线电压直接提供给连接到第二选择晶体管的第二选择线。
- 延迟闩锁环电路-200580013381.6
- 前田贤吾;谷川明;西山增治;大堀庄一;平野诚;高岛洋;的场伸次;浅野正通 - 夏普株式会社;凸版印刷株式会社
- 2005-02-09 - 2007-08-08 - G11C16/32
- 本发明的延迟闩锁环(DLL)电路具有相当于内部时钟对外部时钟的延迟的虚拟延迟电路(200)，包含利用延迟量调整信号调整延迟量的粗延迟电路(400)和细延迟电路(500)的可变延迟附加电路，与经内部时钟和可变延迟附加电路及虚拟延迟输入的延迟时钟进行相位比较并向可变延迟附加电路输出延迟量调整信号的相位比较电路(300)。作为脉冲串开始时的初始化模式，使在内部时钟的1个时钟周期之间调定成逻辑‘1’的第1信号通过上述虚拟延迟输入可变延迟附加电路，利用可变延迟附加电路，在内部时钟的1个时钟周期结束之前检测第1信号的逻辑‘1’的持续定时，通过根据持续定时设定粗延迟电路的延迟量来对可变延迟附加电路的延迟量进行初始设定。
- DLL电路-200580011319.3
- 前田贤吾;谷川明;西山增治;大堀庄一;平野诚;高岛洋;的场伸次;浅野正通 - 夏普株式会社;凸版印刷株式会社
- 2005-02-09 - 2007-04-04 - G11C16/32
- 本发明的DLL电路是具有对基准时钟与延迟时钟的相位进行比较的相位比较电路和利用来自相位比较电路的信号来调节延迟量的可变延迟附加电路的DLL电路，其具备下述单元：在脉冲串开始时，将利用内部时钟的1个时钟周期的开始而被锁存为逻辑“1”的第1信号通过伪延迟而输入到可变延迟附加电路；以及利用可变延迟附加电路对通过伪延迟而输入的第1信号的逻辑“1”的持续时间进行检测直至内部时钟的1个时钟周期的结束为止，以持续时间为基础来设定可变延迟附加电路的延迟量的初始值。
- 半导体存储器-200580011240.0
- 前田贤吾;谷川明;西山增治;大堀庄一;平野诚;高岛洋;的场伸次;浅野正通 - 夏普株式会社;凸版印刷株式会社
- 2005-02-09 - 2007-04-04 - G11C16/32
- 本发明的半导体存储器是使用了DLL电路的半导体存储器，该DLL电路具有对内部时钟与延迟时钟的相位进行比较的相位比较电路和利用来自相位比较电路的信号来调节延迟量的可变延迟附加电路，其中具备下述单元：在脉冲串开始时，将利用内部时钟的1个时钟周期的开始而被锁存为逻辑“1”的第1信号通过伪延迟而输入到可变延迟附加电路；以及利用可变延迟附加电路对通过伪延迟而输入的第1信号的逻辑“1”的持续时间进行检测直至内部时钟的1个时钟周期的结束为止，以持续时间为基础来设定可变延迟附加电路的延迟量的初始值。
- 专利分类
