[发明专利]多芯片堆叠结构及其制法有效
| 申请号： | 200710089491.1 | 申请日： | 2007-03-26 |
| 公开（公告）号： | CN101276762A | 公开（公告）日： | 2008-10-01 |
| 发明（设计）人： | 黄荣彬;张锦煌;黄建屏;刘正仁;萧承旭 | 申请（专利权）人： | 矽品精密工业股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L23/488;H01L23/495;H01L23/367 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟;王锦阳 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多芯片堆叠结构及其制法，提供一具芯片座及多导脚的导线架，以于该芯片座的两表面上分别接置第一及第二芯片，于焊线作业时将该导线架置于一设有凹穴的加热块上，以使该导脚架撑于该加热块上并使该第二芯片容置于该凹穴中，接着进行第一打线作业，使该第一芯片通过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线的导脚一侧设有凸块，再将该导线架反置以通过该凸块架撑于该加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中，之后进行第二打线作业，使该第二芯片通过第二焊线而电性连接至该导脚。从而通过该凸块将该导脚撑起一段高度，避免加热块触碰至焊线，且不须更换加热块。 | ||
| 搜索关键词： | 芯片 堆叠 结构 及其 制法 | ||
【主权项】：
1. 一种多芯片堆叠结构的制法，包括：提供一具芯片座及多个导脚的导线架，以于该芯片座的两表面上分别接置有第一芯片及第二芯片；将该导线架置于一设有凹穴的加热块上，以使其导脚架撑于该加热块上并使该第二芯片容置于该凹穴中；进行第一打线作业，以使该第一芯片通过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线的导脚一侧设置至少一凸块；将该导线架反置以通过该凸块架撑于该加热块上，并使该第一芯片及第一焊线容置于该加热块的该凹穴中；以及进行第二打线作业，以使该第二芯片通过第二焊线而电性连接至该导脚。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽品精密工业股份有限公司，未经矽品精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710089491.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
