[发明专利]半导体装置制造方法无效
| 申请号： | 200710084205.2 | 申请日： | 2007-02-27 |
| 公开（公告）号： | CN101034684A | 公开（公告）日： | 2007-09-12 |
| 发明（设计）人： | 山田哲也;野村洋治 | 申请（专利权）人： | 三洋电机株式会社 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/768 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置制造方法。在半导体基板(60)上，利用CVD法等形成硅氮化膜(86)之后，形成包括布线结构层的层叠结构(88)。在层叠结构(88)上形成在受光部上具有开口的光致抗蚀剂膜(122)，以其为蚀刻掩模进行对层叠结构(88)的蚀刻处理。对该蚀刻而言，作为确保层间绝缘膜对硅氮化膜的蚀刻选择比的种类·条件，在该蚀刻处理中使硅氮化膜(86)作为蚀刻抑制膜起作用。在开口部分(116)的底部露出的硅氮化膜(86)构成反射防止膜。从而可简化对光检测器的受光部上的布线结构层等进行蚀刻来形成开口部分时的工序。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1、一种半导体装置制造方法，该半导体装置具有形成在半导体基板上的受光部、和以对应于该受光部的位置的方式设置在基板上结构层中的开口部分，该半导体装置制造方法具有：基底膜层叠工序，在上述半导体基板上层叠对用于上述开口部分的形成的蚀刻处理具有耐腐蚀性的基底膜；结构层层叠工序，在上述基底膜的表面层叠上述基板上结构层；和开口部分形成工序，将上述基底膜用作蚀刻抑制膜，对上述基板上结构层进行蚀刻而形成上述开口部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社，未经三洋电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710084205.2/，转载请声明来源钻瓜专利网。
- 上一篇：在介电层中蚀刻开口的方法
- 下一篇：冰箱及其运行控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
