[发明专利]一种动态改变DMA外围设备数据传输申请优先级的方法无效
| 申请号： | 200710073700.3 | 申请日： | 2007-03-27 |
| 公开（公告）号： | CN101030184A | 公开（公告）日： | 2007-09-05 |
| 发明（设计）人： | 汪坚 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F13/30 | 分类号： | G06F13/30 |
| 代理公司： | 深圳市君胜知识产权代理事务所 | 代理人： | 王永文 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种动态改变DMA外围设备数据传输申请优先级的方法，其包括步骤：A1.设置各DMA通道的优先级控制寄存器；A2.为各优先级控制寄存器赋予优先级值；A3.在进行数据传输时，读取各通道优先级控制寄存器的值以确定所对应的DMA通道的优先级，按优先级顺序依次进行各DMA通道的数据传输。采用上述方案，能够动态改变DMA外围设备数据传输申请的优先级，从而当系统对外围设备数据传输优先级的需求发生变化时，能够灵活调整DMA外围设备进行数据传输的优先级，确保了系统的工作效率。 | ||
| 搜索关键词： | 一种 动态 改变 dma 外围设备 数据传输 申请 优先级 方法 | ||
【主权项】：
1、一种动态改变DMA外围设备数据传输申请优先级的方法，其包括步骤：A1、设置各DMA通道的优先级控制寄存器；A2、为各优先级控制寄存器赋予优先级值；A3、在进行数据传输时，读取各通道优先级控制寄存器的值以确定所对应的DMA通道的优先级，按优先级顺序依次进行各DMA通道的数据传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710073700.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种缓存描述符管理装置及其方法、介质、芯片-202311202613.9
- 萧启阳;沈国琳;马强;王建东 - 北京云豹创芯智能科技有限公司
- 2023-09-18 - 2023-10-27 - G06F13/30
- 本申请涉及一种缓存描述符管理装置及其方法、介质、芯片，包括：存储器用于存储若干个二维链表，每个二维链表对应一个队列，每个二维链表包括一个一维的报文链表和若干个一维的描述符链表，报文链表包括若干个报文链表节点，若干个报文链表节点与队列的若干个报文对应，每个描述符链表用于存储与其对应的一个报文的若干个缓存描述符；解析器用于并发访问主机侧的内存以读取多个缓存描述符，将多个缓存描述符分别存储至与其所属队列和所属报文对应的描述符链表；当任一个报文链表的当前第一个报文链表节点对应的报文的所有缓存描述符收齐时，读取并输出该报文的所有缓存描述符，能够在保证网卡的高速率性能的前提下节省缓存资源、降低芯片成本。
- 基于事件触发的多通道光电信号同步采集电路-202321018611.X
- 童子权;杨卓汶;于海斌;刘榕汀 - 哈尔滨理工大学
- 2023-04-30 - 2023-10-24 - G06F13/30
- 本实用新型基于事件触发的多通道光电信号同步采集电路属于电子测量技术领域；该采集电路由多通道光电信号变换模拟前端单元等八个单元构成；使用5V电源供电，通过USB接口由上位机对模块供能；光电变换前端集成四个光电信号采集通道，简化了电路结构，降低了成本与功耗；使用程控模拟开关与电阻网路结合接入采集通道，实现对信号增益的自动调节；使用STM32G473自带12bit的4路差分ADC进行同步采集；在下位机中规定事件触发的条件，通过STM32G473内部的比较器对每一路的输入信号进行比较，当达到某一临界值时往单片机发送通道的触发信号，由单片机判断是否符合事件触发的条件，符合条件电路才会开始数据传输与采集。
- 一种模式可配的多通道DMA优先级仲裁电路及方法-202310708920.8
- 李诚;李阳 - 青岛本原微电子有限公司
- 2023-06-14 - 2023-09-22 - G06F13/30
- 本发明涉及DMA控制器的通道仲裁方法，特别涉及一种模式可配的多通道DMA优先级仲裁电路及方法。一种用户可配置的多通道DMA优先级仲裁电路，包括第一轮询模块、第二轮询模块；所述第一轮询模块采用轮询模式，完成所有通道优先级仲裁；所述第二轮询模块采用CHn高优先级结合其他通道轮询响应的方式，完成CHn通道及其他通道的优先级仲裁。本发明将用户定义优先级和轮询优先级的仲裁方式进行了有机结合和优化，提出了一种用户可配置的优先级仲裁方法，将轮询模式和CHn高优先级模式有机结合；互为补充，可有效解决不同场景应用下的数据传输效率问题。
- 微控制器架构及架构内数据读取方法-201911067187.6
- 卢俊明;陈建发 - 富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2019-11-04 - 2023-08-18 - G06F13/30
- 本发明提出一种微控制器架构及架构内数据读取方法，包括微控制器、系统存储器、指令存储器及数据存储器，还包括相连接的第一总线及第二总线；微控制器连接第一总线及第二总线，指令存储器及数据存储器连接第一总线，系统存储器连接第二总线。本发明同时提出一种架构内数据读取方法。上述微控制器架构及架构内数据读取方法将传统的单总线分为第一总线与第二总线并分别连接不同的元件，解决了传统架构中存在的仲裁优先权、数据读取延迟及效率低下等弊病，改善了微控制器架构的整体性能。
- 一种DMA数据传输方法及系统-202310485525.8
- 王梦嘉;严涵;王煇;赵鹏程;李晓帅;华孙山 - 太初（无锡）电子科技有限公司
- 2023-05-04 - 2023-07-21 - G06F13/30
- 本发明公开了一种DMA数据传输方法及系统，传输方法包括：获取数据包描述符；于存储空间内存储数据包描述符；根据数据包描述符区分数据包的类型，所述数据包的类型包括长包和短包，如果该数据包为长包则生成长消息请求，如果该数据包为短包则生成短消息请求；根据长消息请求、短消息请求，读取存储空间内的描述符信息，利用短包优先级逻辑，生成DMA数据的读队列信息及写队列信息；根据写队列信息、读队列信息及队列对应的数据信息进行打包，完成DMA数据的传输。本发明提出了DMA数据传输方法，通过短包优先级逻辑使原先的描述符发送队列由顺序执行改为乱序执行，提高了数据传输的效率及灵活性。
- 一种数据传输装置及系统-202310057989.9
- 赵轶楠;李介民;包冲;李壮;张东伟;梁学锋 - 北京国科环宇科技股份有限公司
- 2023-01-20 - 2023-07-04 - G06F13/30
- 本公开涉及一种数据传输装置及系统。该装置包括：内存总线和外设总线，其中，所述内存总线用于将直接存储访问控制器和中央处理器对内存块的读写请求发送给所述内存块，所述外设总线用于将所述直接存储访问控制器和所述中央处理器对外部设备的读写请求发送给所述外部设备。本公开通过设置内存总线和外设总线，将直接存储访问控制器和中央处理器对内存块的读写请求，通过内存总线发送给内存块，将直接存储访问控制器和中央处理器对外部设备的读写请求，通过外设总线发送给外部设备，在同时发起针对外部设备和内存块的访问请求时，能够分别通过内存总线和外设总线使访问请求互不干扰的到达目标位置，降低冲突发生的概率，提高系统的整体处理速度。
- 一种实现直接存储器访问快速传输的装置及其方法-202211645418.9
- 梁伟杰;何代明;李成武;徐佳帅 - 天津兆讯电子技术有限公司
- 2022-12-16 - 2023-06-23 - G06F13/30
- 本发明公开了一种实现直接存储器访问快速传输的装置及其方法。该装置包括请求仲裁模块、传输控制模块、配置寄存器、中断控制模块；其中，请求仲裁模块接收外部设备的请求信号、传输控制模块的仲裁使能信号和应答使能信号、配置寄存器的配置信号，向传输控制模块发送通道配置信息和传输结束信号，并向外部设备发送确认信号；传输控制模块接收高级高性能总线发送的传输状态信号，向高级高性能总线发送读写信号；配置寄存器接收CPU发送的高级高性能总线的读写信号，向中断控制模块发送中断使能和清除信号；中断控制模块向外部设备发送状态信号。利用本发明，可以有效提高请求以及仲裁的处理速度，实现直接存储器访问的快速传输。
- 直接存储访问、处理器和电子设备-201911253858.8
- 陈岩;薛江 - OPPO广东移动通信有限公司
- 2019-12-09 - 2023-06-16 - G06F13/30
- 本申请实施例提供一种直接存储访问、处理器和电子设备，直接存储访问包括至少一个物理通道和至少一个逻辑通道，至少一个物理通道响应于内部引擎的搬移请求进行数据搬移；至少一个逻辑通道和至少一个物理通道并行，至少一个逻辑通道响应于软件调度的搬移请求进行数据搬移。本申请实施例可以减小对软件调度的依赖，更方便搬移数据。
- 一种多通道DDR和PCIE数据交换模块设计-202310207952.X
- 许川佩;马贤;王阳 - 桂林电子科技大学
- 2023-03-07 - 2023-06-02 - G06F13/30
- 本发明提供的是一种多通道DDR和PCIE数据交换模块设计。其特征是：由DDR3存储器1、DMA引擎2、中断引擎3、发送接口4、PCIE IP核5通道仲裁器6、接收接口7、寄存器堆8组成。旨在实现DDR存储器和PCIE总线之间的多通道双向数据传输，并且将所设计的数据传输通道封装成可重配的IP核。在实际使用中，其传输通道数以及DMA传输长度可由用户通过预留的接口进行配置。本发明可用于高数据采集、高速数据传输等领域。
- 一种多通道DMA控制器的轮转处理请求方法-202310171776.9
- 张晓东;舒海军 - 深圳海速芯业科技有限公司;上海海速芯微电子有限公司;海速芯（杭州）科技有限公司;无锡市海速芯业电子科技有限公司
- 2023-02-17 - 2023-05-30 - G06F13/30
- 本发明涉及多通道DMA控制器技术领域，具体为一种多通道DMA控制器的轮转处理请求方法，方法包括DMA控制器的每个通道都内置主设备状态机；轮转请求是主设备状态机与DMA控制模块共同实现的；DMA通道可配置若干个优先级；在优先级相同的情况下，通道号越小的DMA通道优先级越高；当多个通道同时接收到请求时，最高优先级的通道优先启动传输；本次传输完成之后仲裁器会在其他剩余通道中选择优先级最高的通道启动传输，由于每次仲裁器在仲裁时仲裁包括电器通道，所以在下一次启动传输通道的优先级可能会低于当前通道；轮转请求处理方法有效的避免了在请求过程中花费长时间等待处理应答，相对于传统DMA在处理多请求时更加灵活。
- 基于FPGA的DMA队列控制传输架构及方法-202211574316.2
- 许静;王小力;王超;宫宸;刘纪洲 - 中国电子科技集团公司第十一研究所
- 2022-12-08 - 2023-05-26 - G06F13/30
- 本发明提出了一种基于FPGA的DMA队列控制传输架构及方法，架构包括：CPU、DMA队列控制核及DMA控制器，CPU用于在进行数据操作时，根据操作数据选择相应通道进行参数配置；DMA队列控制核用于接收参数配置，并根据参数配置对传输数据进行细分后传输至DMA控制器；DMA控制器用于执行相应操作。该控制架构应用于多种红外成像项目中，负责完成成像处理流程中的相关数据、参数的调用，对比传统DMA架构将16K缓存降低至2K，该控制架构配合相关处理程序能够承载完成1280×1024@100Hz、320×256@1kHz的图像成像。该控制架构不限于应用平台及芯片类型，在实际应用中DMA队列控制器实时监测DMA控制器工作状态，其工作主频可达到CPU工作频率的3‑4倍，相较于定时器极大提升了工作效率。
- 一种DMA控制器及其实现方法-202010385601.4
- 朱滔 - 上海琪埔维半导体有限公司
- 2020-05-08 - 2023-04-14 - G06F13/30
- 本发明提供一种DMA控制器及其实现方法，应用于MCU控制器中，MCU控制器包括CPU处理器，DMA控制器包括：缓存模块；多个DMA传输通道，每个DMA传输通道中没有设置对应的缓存单元，每个DMA传输通道通过AHB总线均连接缓存模块；调度模块，与每个DMA传输通道连接，用于接收CPU处理器发送的数据搬移命令，并将数据搬移命令分配至对应的DMA传输通道，使得DMA传输通道根据数据搬移命令进行数据传输；AHB总线中设置有：读取模块，接收调度模块分配的数据搬移命令，将第一存储单元中的数据读取到缓存模块中；写入模块将读取的数据写入到第二存储单元中。本发明的有益效果为：提升系统总线利用率和多通道效率。
- 基于fc设备多分区接收方向dma通信系统及方法-202310124951.9
- 马文林;张国奇;李军 - 上海赛治信息技术有限公司
- 2023-02-16 - 2023-04-11 - G06F13/30
- 本申请涉及一种基于fc设备多分区接收方向dma通信系统及方法，依次通过所述FC设备中的cpu将各分区和对应的缓存配置数据推送至所述FPGA；所述dma_top模块接收数据单元并对数据单元进行数据拆分并生成当前缓存配置，其中所述当前缓存配置与各所述分区的缓存配置数据相匹配；所述dma_top模块根据所述当前缓存配置与所述FC设备进行dma通信，进而实现通过fpga内部数据切片方式，提升buffer的使用率，同时采用两种dma的方式进行数据传输，且两种方法可以由用户配置切换，适应不同的传输场景，能够提高系统处理数据的效率。
- 一种DMA数据传输的系统和方法-202211520529.7
- 葛亚豪;李建忠;赵星;李彬鸿;王云;薛静;叶甜春 - 广东省大湾区集成电路与系统应用研究院
- 2022-11-30 - 2023-02-28 - G06F13/30
- 本申请提供了一种DMA数据传输的系统和方法，该系统包括：仲裁器、数据通道模块、寄存器和控制列表模块；仲裁器接收外部设备发送的数据传输请求，构建两级或多级缓存区，将数据传输请求存储到缓存区中；仲裁器从缓存区中获取数据传输请求，为数据传输请求分配对应的数据通道；寄存器接收外部设备发送的配置信息，将配置信息发送给控制列表模块；控制列表模块根据配置信息，生成控制信号，将控制信号发送给数据通道模块；数据通道模块根据控制信号获取DMA数据，将DMA数据通过数据通道进行传输。本申请中，仲裁器在仲裁请求之前，构建缓存区，用于存放接收的数据传输请求，减少数据通道一次传输后的等待时间，提高了DMA数据的传输速率。
- 一种面向流传输的直接内存访问方法以及DMA控制器-202011301969.4
- 郭巍;郝锐;刘伟 - 山东云海国创云计算装备产业创新中心有限公司
- 2020-11-19 - 2023-02-28 - G06F13/30
- 本申请公开了一种面向流传输的直接内存访问方法以及DMA控制器，该方法包括：对获取到的待传输数据帧进行缓存；生成所述待传输数据帧对应的描述符，其中，所述描述符包括所述待传输数据帧对应的源地址、目的地址以及长度信息；将所述待传输数据帧和所述描述符封装成第一TLP帧，并将所述第一TLP帧传输至宿端的第二预设DMA控制器，以便所述第二预设DMA控制器对所述第一TLP帧进行解析和存储。由此可见，本申请中源端的第一预设DMA控制器在获取到待传输数据帧之后，由自身生成对应的描述符，然后将描述符随同待传输数据帧一起发送给宿端的第二预设DMA控制器，这样节约了获取描述符的时间消耗，减少了时延，提高了访问效率。
- 一种DMA驱动系统、方法、设备及可读存储介质-202211374934.2
- 李长云;陈贝 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-11-04 - 2022-12-02 - G06F13/30
- 本发明属于计算机领域，具体涉及一种DMA驱动系统、方法、设备及可读存储介质。系统包括控制模块、驱动模块，其中：控制模块用于与驱动模块和DMA控制器相连，并将描述符发送到驱动模块和/或DMA控制器或将描述符在内存中的地址发送到驱动模块；驱动模块用于接收控制模块发送的描述符并基于描述符驱动DMA控制器对内存进行数据访存和/或监控DMA控制器的状态并根据状态向DMA控制器发送使能命令。通过本发明提出的一种DMA驱动系统，实现了一种区别于传统方式的DMA启动方式，且保留CPU配置总线，满足灵活配置的需求。这种方式可降低总线配置延迟，提升系统性能，满足更大分辨率的远端监控功能，提升网络性能。
- 突发长度拆分方法、装置、芯片系统和电子设备-202210941399.8
- 王克行 - 北京象帝先计算技术有限公司
- 2022-08-08 - 2022-11-04 - G06F13/30
- 本公开提供一种突发长度拆分方法、装置、芯片系统和电子设备，该方法包括：接收目标请求信号；根据下游设备的挂起请求能力和下游设备支持的至少一个要求突发长度确定目标请求信号对应的待处理数据的突发长度组合；根据突发长度组合拆分待处理数据得到传输数据。能够根据下游设备的挂起请求能力进行拆分，可以选取一个最佳的拆分方式，以降低因为拆分导致的性能损失；还能够满足下游设备的要求突发长度，提高了拆分通用性。
- 数据处理方法、相关装置及计算机可读存储介质-202210772651.7
- 孟祥波;李文成;顾剑;罗勇;潘全通 - 飞腾信息技术有限公司
- 2022-06-30 - 2022-09-30 - G06F13/30
- 本申请提供一种数据处理方法、相关装置及计算机可读存储介质，方法应用于数据处理装置中，该装置包括片上系统和网口；在片上系统内设置有DMA和目标缓存单元；在网口内设置有接收FIFO；方法包括：在预设的溢出风险条件被触发时，调整片上系统所包含的寄存器的状态，以执行与寄存器的状态匹配的处理策略；其中，在第一寄存器的状态被调整为第一状态后，控制网口启用自身的流量控制策略；在第二寄存器的状态被调整为第二状态后，指示DMA将接收FIFO输出的数据写入目标缓存单元中；在第三寄存器的状态被调整为第三状态后，将DMA的DMA总线的调度优先级调整为最高优先级。本申请可以降低接收FIFO溢出的风险，降低丢包概率。
- 一种访问控制方法、系统、芯片、板卡和电子设备-202210616319.1
- 赵月新;冷祥纶;周琳;占惠花 - 上海阵量智能科技有限公司
- 2022-05-31 - 2022-09-02 - G06F13/30
- 本公开提供一种访问控制方法、系统、芯片、板卡和电子设备，该方法应用于锁控制单元，所述锁控制单元用于存储状态信息并进行状态控制，所述状态信息用于指示目标设备的独占状态；所述方法包括：接收主设备对所述目标设备的独占访问请求；响应于所述独占访问请求，获取所述状态信息；在所述状态信息为指示所述目标设备未处于独占状态的第一状态信息的情况下，执行以下操作：向所述主设备返回所述第一状态信息，以使所述主设备响应于接收到所述第一状态信息，对所述目标设备进行独占访问；以及将所述状态信息调整为指示所述目标设备处于独占状态。
- 一种感知数据处理系统及方法-202210458311.7
- 刘铎;陈咸彰;冯钧捷;任骜;汪成亮;谭玉娟 - 重庆大学
- 2022-04-28 - 2022-07-29 - G06F13/30
- 本发明公开了一种感知数据处理系统及方法，包括：统一传感接入单元对接收的感知数据进行格式转换并将格式转换后的感知数据发送至仲裁单元；所述仲裁单元基于预设的仲裁策略，确定所述感知数据的仲裁结果并将所述仲裁结果和所述感知数据发送至数据分发控制单元；所述数据分发控制单元根据所述仲裁结果配置DMA控制器中的DMA通道并发起DMA写请求；所述DMA控制器响应于所述DMA写请求，将所述感知数据通过配置好的DMA通道发送至目标数据处理模块。本发明的感知数据处理系统及方法，利用硬件模块设计数据通路以使不同的感知数据被直接搬运至对应的数据处理模块，无需CPU进行搬运控制，减少系统资源的浪费，降低了数据传输时延，适应实时性要求较高的无人设备。
- AI模型的运行方法、加载方法、装置及IC芯片-202011630760.2
- 段勤 - OPPO广东移动通信有限公司
- 2020-12-31 - 2022-07-01 - G06F13/30
- 本申请实施例提供了一种AI模型的运行方法、加载方法、装置及IC芯片，涉及人工智能技术领域。所述方法包括：接收来自于应用处理器AP的模型调用请求，模型调用请求用于请求调用目标AI模型；获取目标AI模型在系统主存上的存储地址；通过直接存储器访问DMA基于存储地址，将目标AI模型的可识别模型数据，从系统主存转移至AI芯片中；其中，可识别模型数据包括模型算子指令和模型权重数据；通过AI芯片基于可识别模型数据，运行目标AI模型。本申请实施例解决了相关技术中第三方应用对应的AI模型无法获得AI芯片加速能力的问题。
- 用于soc芯片的系统架构及外设通信方法-202210208073.4
- 黄金煌 - 北京紫光青藤微系统有限公司
- 2022-03-04 - 2022-05-24 - G06F13/30
- 本申请涉及集成电路数据传输技术领域，公开一种用于soc芯片的系统架构，包括：处理器，用于对外部存储器执行擦除指令或编程指令；外部存储器，通过AHB总线与处理器连接；片上RAM，通过AHB总线与处理器和外部存储器连接；IRB总线，连接片上RAM；IRB总线用于协调第一片上外设与片上RAM的通信顺序。这样，在处理器对外部存储器执行erase擦除指令或prog编程指令的情况下，虽然AHB总线被拉低，但是片上外设可以通过IRB总线与片上RAM进行通信，使得soc芯片能够及时响应片上外设，从而提高了soc芯片响应片上外设的速度。本申请还公开一种外设通信方法。
- 基于DMA的SPI通讯方法、电子设备、存储介质、装置-201810631312.0
- 刘润稼 - 广州星雨光电设备有限公司
- 2018-06-19 - 2022-03-11 - G06F13/30
- 本发明提供基于DMA的SPI通讯方法，包括步骤：处理器上电后，对SPI接口进行初始化；处理器初始化DMA的接收与发送配置；处理器主程序循环检测SPI接口，当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；处理器主程序循环检测SPI接口，当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。本发明涉及电子设备与可读存储介质，用于执行上述方法；本发明还涉及基于DMA的SPI通讯装置。本发明采用DMA技术和DMA产生的中断，使处理器主程序在中断服务程序中快速地将数据取走并进行处理，明显降低占用单片机的时间资源。
- 基于硬件加速器与数字信号处理器的信道估计装置及方法-202111346989.8
- 王睿;梁坤坤;黄滔;陈鸣;赵鹏伟 - 同济大学
- 2021-11-15 - 2022-03-01 - G06F13/30
- 本发明涉及一种基于硬件加速器与数字信号处理器的信道估计装置，该装置包括：数字信号处理器模块：包括数字信号处理器、内部存储器和指令存储区域；硬件加速器模块：包括两个硬件加速器，用以实现数据计算；DMA模块：包括四条DMA通道和DMA控制器；外部存储器模块：包括外部存储器，所述的外部存储器为挂载在总线上的一片存储空间；数据存储位置判断与存放模块：用以对数字信号处理器的运算结果进行判断，以实现硬件加速器模块与数字信号处理器相对并行，与现有技术相比，本发明具有提高信道估计装置的兼容性、提高运行效率和灵活性等优点。
- 一种动态分配队列缓存的方法、系统、存储介质及设备-202111273290.3
- 李树青;王江;孙华锦 - 山东云海国创云计算装备产业创新中心有限公司
- 2021-10-29 - 2022-03-01 - G06F13/30
- 本发明提供了一种动态分配队列缓存的方法，包括以下步骤：向任务队列写入完成条目的发送请求，完成条目的发送请求及相关信息作为一个任务而被写入；从任务队列顺次取出一个任务，用任务中的队列号查询资源映射表；从资源映射表返回资源编号及相应的计数值，将计数值自增1后写回队列号的计数值字段；根据资源编号和计数值确定条目缓存块的地址，然后用相关信息构造完成条目并写入相应的条目缓存块的地址；在不满足DMA搬移条件的情况下，从任务队列取出下一个任务并进行后续步骤，并且在满足DMA搬移条件的情况下，将资源编号和相关信息写入DMA请求队列，从资源编号对应的条目缓存块搬移数据至完成队列，随后发出应答信号。
- 用于在远程直接存储器访问网络中传送数据分组的方法和系统-202110405409.1
- 苏曼·普拉卡什·巴拉克里希南;穆萨扎甘·巴拉苏布拉玛尼;拉斐尔·戴维·约翰逊;普拉卡什·巴布·维穆拉 - 三星电子株式会社
- 2021-04-15 - 2022-02-22 - G06F13/30
- 本公开描述了一种用于发送数据分组以提高感知非易失性存储器快速(NVMe)的远程直接存储器访问(RDMA)网络中的服务质量的方法和系统，包括：由主机RNIC从主机发起器接收RDMA命令，其中，所述RDMA命令包括数据分组；由所述主机RNIC基于RDMA队列对的权重和优先级来布置所述数据分组；由所述主机RNIC基于所述RDMA队列对的权重和优先级将所述数据分组从主机RDMA队列对存储到主机队列中；以及由所述主机RNIC将所述数据分组通过主机虚拟通道发送到目标RNIC。
- 一种基于UVM验证平台的多数据通路的验证方法-202111293414.4
- 烟晓凤;姚香君;夏丽煖;王建利;王克涛;石易明;覃耀;陈国强 - 山东华芯半导体有限公司
- 2021-11-03 - 2022-02-01 - G06F13/30
- 本发明提供了一种基于UVM验证平台的多数据通路的验证方法，包括以下步骤根据待测模块功能搭建UVM验证平台，通过监测模块获取发送的待测数据包及待测模块输出结果；将数据解析模块解析的配置信息及待测数据包携带的数据信息发送至参考模型，根据DMA id将参考结果存储；将待测模块输出结果与第一个DMA的参考结果对比；如果对比结果不一致，则按顺序依次与其他DMA中的信息进行对比，都不一致打印失败信息；若一个DMA的参考结果对比一致，依次与该DMA的参考结果进行对比，完成该笔突发传输的数据比对。本发明解决多个DMA同时触发时数据包发送顺序不一致造成的待验模块输出数据与验证参考模型计算的数据自动比对不一致，导致验证系统灵活性、可靠性较差的问题。
- 联邦学习中DMA数据传输优化方法-202111086414.7
- 李杨;张翔宇;孙军欢;陈沫 - 深圳致星科技有限公司
- 2021-09-16 - 2022-01-07 - G06F13/30
- 本申请公开了联邦学习中DMA数据传输优化方法，应用于数据发送方，所述联邦学习中DMA数据传输优化方法包括：向数据接收方的网络层发送DMA连接请求，并接收所述数据接收方基于所述DMA连接请求反馈的DMA连接标识，以建立DMA连接；基于所述DMA连接标识以及与所述DMA连接标识对应的待传输数据的数据信息，构建目标DMA连接标识数据；将所述目标DMA连接标识数据发送至所述数据接收方的逻辑层，以供所述数据接收方依据所述目标DMA连接标识数据，接收所述数据发送方利用所述DMA连接传输的待传输数据。本申请解决了现有技术中DMA数据传输技术的使用局限性高的技术问题。
- 数据传输系统-202010139205.3
- 陈月峰 - 瑞昱半导体股份有限公司
- 2020-03-03 - 2021-09-07 - G06F13/30
- 数据传输系统包含第一内存、第二内存、第三内存及内存控制器。内存控制器包含第一通道控制模块及第二通道控制模块。第一通道控制模块耦接于第二通道控制模块、第一内存及第二内存。第一通道控制模块在第一内存及第二内存之间传输第一组数据，并在完成第一组数据的传输后，传送第一交替信号至第二通道控制模块。第二通道控制模块耦接于第一内存及第三内存。第二通道控制模块在收到第一交替信号后，在第一内存及第三内存之间传输第二组数据。
- 一种数据传输方法、装置、电子设备和存储介质-202011631719.7
- 赵树森 - 深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳怡化时代智能自动化系统有限公司
- 2020-12-30 - 2021-08-13 - G06F13/30
- 本发明实施例提供了一种数据传输方法、装置、电子设备和存储介质，所述方法应用于实时系统，所述实时系统通过通用串行总线USB链路与其他系统传输数据，所述方法包括：实时系统先将待发送给其他系统的数据缓存在USB链路的缓存区中；然后对所述缓存区的数据进行分包，得到多个目标数据包；当预设时长内缓存至所述缓存区的数据量超过阈值后，周期性的将所述多个目标数据包发送给其他系统。通过对缓存区中的数据进行分包处理，并周期性将分包后的数据发送给其他系统，降低了突发性的、大数据量的数据访问对系统资源的占用，从而保证了实时系统数据传输的实时性和完整性，避免了实时系统的出错。
- 专利分类
