[发明专利]集成电路制造有效
| 申请号： | 200680010516.8 | 申请日： | 2006-02-27 |
| 公开（公告）号： | CN101151720A | 公开（公告）日： | 2008-03-26 |
| 发明（设计）人： | 卢安·C·特兰;约翰·李;刘增涛;埃里克·弗里曼;拉塞尔·尼尔森 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;H01L21/033 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 王允方 |
| 地址： | 美国爱*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在集成电路(100)中界定图案的方法包括在衬底(108)的第一区域(102)上使用光刻法在第一光致抗蚀剂层中界定多个形体。所述方法进一步包括使用间距倍增在下部遮蔽层(116)中针对所述光致抗蚀剂层中的每一形体产生至少两个形体(120)。所述下部掩蔽层(116)中的所述形体包含环状末端(124)。所述方法进一步包括用第二光致抗蚀剂层(126)覆盖所述衬底(108)的包含所述下部掩蔽层(116)中所述环状末端(124)的第二区域(104)。所述方法进一步包括在在所述衬底(108)中穿过所述下部掩蔽层中的所述形体蚀刻沟槽图案而不蚀刻到所述第二区域(104)中。所述沟槽具有沟槽宽度。 | ||
| 搜索关键词： | 集成电路 制造 | ||
【主权项】：
1.一种用于在集成电路中界定图案的方法，所述方法包括：在衬底的第一区域上使用光刻法在第一光致抗蚀剂层中界定多个形体；使用间距倍增在下部遮蔽层中针对所述光致抗蚀剂层中的每一形体产生至少两个形体，所述下部掩蔽层中的所述形体包含环状末端；用第二光致抗蚀剂层覆盖所述衬底的包含所述下部掩蔽层中的所述环状末端的第二区域；以及在所述衬底中穿过所述下部掩蔽层中的所述形体蚀刻沟槽图案而不蚀刻到所述第二区域中，所述沟槽具有沟槽宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680010516.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
