[发明专利]集成电路制造

说明书

优先权申请案

本申请案主张第60/666,031号美国临时专利申请案(2005年3月28日申请)的权益。所述优先权申请案的整个揭示内容以引用的方式并入本文中。

相关申请案的参考

本申请案与第10/932,993号美国专利申请案(2004年9月1日申请，代理人案号MICRON.293A，Micron案号2003-1435.00/US)、第10/934,778号美国专利申请案(2004年9月2日申请，代理人案号MICRON.294A，Micron案号2003-1446.00/US)、第10/931,771号美国专利申请案(2004年8月31日申请，代理人案号MICRON.295A，Micron案号2004-0068.00/US)、第10/934,317号美国专利申请案(2004年9月2日申请，代理人案号MICRON.296A，Micron案号2004-0114.00/US)、第11/215,982号美国专利申请案(与本申请案同时申请，代理人案号MICRON.313A，Micron案号2004-1065.00/US)、第60/662,323号美国临时专利申请案(2005年3月15日申请，代理人案号MICRON.316PR，Micron案号2004-1130.00/PR)和第11/134,982号美国专利申请案(2005年5月23日申请，代理人案号MICRON.317A，Micron案号2004-0968.00/US)相关。所有这些相关申请案的整个内容均以引用的方式并入本文中。

技术领域

本发明大体上涉及集成电路制造，且更具体来说涉及遮蔽技术。

背景技术

随着现代电子元件中便携性、计算能力、存储器容量和能量效率的需求增加，集成电路持续制造得越来越小。因此，例如电装置和互连线宽度的集成电路组成形体的尺寸也持续减小。在例如动态随机存取存储器(“DRAM”)、快闪存储器、非易失性存储器、静态随机存取存储器(“SRAM”)、铁电(“FE”)存储器、逻辑门阵列等等存储器电路或装置中，形体尺寸减小的趋势是明显的。

举例来说，DRAM通常包括数百万个称为存储器单元的相同的电路元件。在最一般形式中，存储器单元通常由两个电装置组成：存储电容器和存取场效应晶体管。每一存储器单元均为可存储一个二进制数字(“位”)数据的可定址位置。可通过晶体管将位写入到单元，且可通过从参考电极侧感测存储电极上的电荷来读取位。通过减小组成电装置和对其进行存取的传导线的尺寸，可减小并入有这些形体的存储器装置的尺寸。因此，通过将较多存储器单元配合到存储器装置内可增加存储容量。

作为另一实例，快闪存储器(例如，电可擦除可编程只读存储器或“EEPROM”)为通常每次以区块而不是一个字节来擦除和再编程的一类存储器。典型的快闪存储器包括包含大量存储器单元的存储器阵列。存储器单元包含能够保持电荷的浮动栅极场效应晶体管。单元中的数据由浮动栅极中电荷的存在或不存在决定。单元通常分组为称为“擦除区块”的区段。快闪存储器阵列的存储器单元通常布置成“NOR”结构(每一单元直接耦合到位线)或“NAND”结构(单元耦合到单元“串”，使得每一单元间接耦合到位线且需要启动串的其它单元进行存取)。可通过对浮动栅极充电而以随机基础电编程擦除区块内的单元。电荷可通过区块擦除操作从浮动栅极移除，其中在单一操作中将擦除区块中的所有浮动栅极存储器单元擦除。

图案的间距定义为两个相邻图案形体中相同点之间的距离。通常通过例如绝缘体或导体的材料中的开口来界定这些形体，且通过所述材料来使这些形体彼此间隔。因此，间距可理解为形体的宽度与使所述形体与相邻形体分离的间隔的宽度的和。

发明内容

在本发明的一个实施例中，一种用于在集成电路中界定图案的方法包括在衬底的第一区域上使用光刻法在第一光致抗蚀剂层中界定多个形体。使用间距倍增在下部遮蔽层中针对所述光致抗蚀剂层中的每一形体产生至少两个形体。所述下部掩蔽层中的形体包含环状末端。第二光致抗蚀剂层覆盖所述衬底的包含所述下部掩蔽层中的环状末端的第二区域。在不蚀刻到所述第二区域中的情况下在所述衬底中穿过所述下部掩蔽层中的所述形体蚀刻沟槽图案。所述沟槽具有沟槽宽度。