[发明专利]半导体集成电路装置的制造方法及探针卡

摘要

本发明提供以下技术：利用由半导体集成电路装置的制造技术所形成的具有探针的探测器，对多个芯片一并进行探针检测时，使探针与测试垫可靠接触。以使配线23及与配线23电性连接的配线26或者未与配线23电性连接的配线26A重叠的方式，形成各配线的平面图案，且在探针7A、7B的上部，形成配置有配线23及配线26(或配线26A)两者的平面图案。另外，在薄膜薄板中的各配线层中，以使配线的配置间隔及配置密度均匀的方式形成配线图案。

主权项

1.一种半导体集成电路装置的制造方法，其特征在于包含以下步骤：(a)半导体晶片的准备步骤，该半导体晶片被划分为多个芯片区域，在各上述多个芯片区域内形成半导体集成电路，在主面上形成有与上述半导体集成电路电性连接的多个第1电极；(b)第1卡的准备步骤，该第1卡具有形成有第1配线的第1配线基板；第1薄板，其形成有用以与上述多个第1电极接触的多个接触端子、与上述多个接触端子电性连接的多条第2配线、及未与上述多个接触端子电性连接的多条第3配线，其中上述多条第2配线与上述多条第1配线电性连接，上述多个接触端子的前端与上述半导体晶片的上述主面相对且保持在上述第1配线基板上；以及按压机构，其从背面侧按压上述第1薄板中形成有上述多个接触端子的第1区域；(c)上述半导体集成电路的电性检测步骤，其使上述多个接触端子的上述前端与上述多个第1电极接触；此处，上述多条第2配线及上述多条第3配线在上述第1薄板中由多层配线层而形成，在各上述多层配线层中，在相当于上述多个接触端子各自的上部的位置处，配置上述第2配线或上述第3配线。