[发明专利]半导体集成电路和漏电流减小方法无效
| 申请号： | 200610064395.7 | 申请日： | 2006-10-20 |
| 公开（公告）号： | CN101038788A | 公开（公告）日： | 2007-09-19 |
| 发明（设计）人： | 广田诚;菊池秀和 | 申请（专利权）人： | 冲电气工业株式会社 |
| 主分类号： | G11C11/417 | 分类号： | G11C11/417 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 浦柏明;王忠忠 |
| 地址： | 日本东京港*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路装置，至少包括具有多个存储单元的SRAM存储单元阵列、基板偏置产生单元以及源极偏置产生电路，其中每个存储单元都由包括负载MOS晶体管、驱动MOS晶体管和转移MOS晶体管的电路组成，基板偏置产生电路电连接到负载MOS晶体管并且至少在工作和备用时提供基板电位给负载MOS晶体管，源极偏置产生电路电连接到驱动MOS晶体管并且在备用状态下提供源极电位给该驱动MOS晶体管。在工作和备用状态期间都可以减小SRAM存储单元中的漏电流并且减小电流消耗。 | ||
| 搜索关键词： | 半导体 集成电路 漏电 减小 方法 | ||
【主权项】：
1.一种半导体集成电路装置，至少包括：包括多个存储单元的SRAM存储单元阵列，其中每个存储单元包括负载MOS晶体管；以及基板偏置产生电路，其电连接到负载MOS晶体管，并且至少在SRAM存储单元阵列的工作和备用时提供第一基板电位给负载MOS晶体管，使得负载MOS晶体管的阈电压的绝对值增加。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社，未经冲电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610064395.7/，转载请声明来源钻瓜专利网。
