[发明专利]铁电存储器件及其制造方法、半导体器件的制造方法有效
申请号: | 200580051763.8 | 申请日: | 2005-10-03 |
公开(公告)号: | CN101278391A | 公开(公告)日: | 2008-10-01 |
发明(设计)人: | 佐次田直也 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246;H01L27/105;H01L21/822;H01L27/04 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在形成在铁电电容器的下部电极下方的自取向膜与其下方的导电插塞之间,形成厚度在10nm以下的薄SiOCH膜,从而阻断导电插塞中的晶粒取向对所述自取向膜的影响,并且在对所述SiOCH膜表面进行氮化处理,从而避免了,自取向膜中的金属元素被氧化膜表面的氧俘获从而不会发现初始的自取向特性的问题。 | ||
搜索关键词: | 存储 器件 及其 制造 方法 半导体器件 | ||
【主权项】:
1.一种铁电存储器件的制造方法,其特征在于,包括:在形成有晶体管的半导体衬底上,以覆盖所述晶体管的方式形成层间绝缘膜的工序;在所述层间绝缘膜中,形成与所述晶体管的扩散区域接触的导电的接触插塞的工序;在所述接触插塞上,依次层叠下部电极、铁电膜及上部电极而形成铁电电容器的工序;此外,在形成接触插塞的所述工序之后且在形成下部电极的所述工序之前,还包括:对所述层间绝缘膜及所述接触插塞的表面,利用OH基来进行终端处理的工序;在利用所述OH基来进行过终端处理的所述层间绝缘膜以及所述接触插塞的表面上,涂敷分子中包含Si原子和CH基的Si化合物,以此形成包含Si、氧以及CH基的层的工序;至少在所述包含Si、氧以及CH基的层的表面上,用氮原子取代所述包含Si、氧以及CH基的层中的CH基,从而将所述包含Si、氧以及CH基的层转换成在其表面包含氮的层的工序;在包含氮的所述表面上,形成具有自取向特性的膜的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580051763.8/,转载请声明来源钻瓜专利网。
- 上一篇:易碎、易损品的安全包装箱及其包装方法
- 下一篇:吞吐量优化的载波分配
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造