[发明专利]放大器电路及用于校正差分时钟信号的占空因数的方法无效
| 申请号： | 200580046607.2 | 申请日： | 2005-11-02 |
| 公开（公告）号： | CN101103529A | 公开（公告）日： | 2008-01-09 |
| 发明（设计）人： | 帕特里克·海涅 | 申请（专利权）人： | 奇梦达股份公司 |
| 主分类号： | H03K5/00 | 分类号： | H03K5/00 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 章社杲;吴贵明 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种放大器电路和一种通过差分放大器(1)将差分时钟信号(CLt、CLc)的占空因数校正到理想值(50％)的方法，该差分放大器具有MOS晶体管对(T1、T2)。根据所述的方法，待校正的时钟信号(CLt、CLc)施加给MOS晶体管对(T1、T2)的各自的栅极端子，差分模拟占空因数校正信号(DCt、DCc)通过由差分放大器(1)的每个MOS晶体管(T1、T2)在其源极/漏极端子上发送的真时钟信号和互补时钟信号(ACLt、ACLc)的分别的积分而产生，并且这样产生的差分占空因数校正信号(DCt、DCc)分别施加给MOS晶体管对(T1、T2)的相互电隔离的衬底端子(S1、S2)，从而在相反方向上影响晶体管对的MOS晶体管(T1、T2)的开启电压和衬底电压。 | ||
| 搜索关键词： | 放大器 电路 用于 校正 时钟 信号 因数 方法 | ||
【主权项】：
1.一种放大器电路，用于利用MOS晶体管对(T1、T2)构成的差分放大器级(1)将差分时钟信号(CLt、CLc)的占空因数校正到为50％的理想值，所述MOS晶体管对的栅极端子对接收待校正的时钟信号(CLt、CLc)，并且所述MOS晶体管对的源极/漏极端子发送具有校正的占空因数的时钟信号(ACLt、ACLc)，并且所述MOS晶体管对具有校正信号输入端子对，所述校正信号输入端子对接收检测器级产生的模拟占空因数校正信号(DCt、DCc)，所述检测器作为积分器接通并且与所述差分放大器级的源极/漏极端子对连接，其特征在于，校正信号输入端子对由所述MOS晶体管对(T1、T2)的彼此电隔离的衬底端子(S1、S2)构成，从而占空因数校正信号(DCc、DCt)分别在相反方向上影响所述晶体管对(T1、T2)的MOS晶体管的各个衬底电压和开启电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奇梦达股份公司，未经奇梦达股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580046607.2/，转载请声明来源钻瓜专利网。
