[发明专利]带有各自具有浮动栅极和控制栅极的多个MOS晶体管的半导体存储设备有效
| 申请号： | 200580031611.1 | 申请日： | 2005-09-30 |
| 公开（公告）号： | CN101023492A | 公开（公告）日： | 2007-08-22 |
| 发明（设计）人： | 神田和重;梅泽明;柿添和彦;榛叶芳秋;平田义治 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C8/08 | 分类号： | G11C8/08;G11C8/10;G11C16/08;G11C16/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 马浩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储设备，包括存储单元阵列(10)、字线(WL)、和行解码器(20)。存储单元阵列(10)包括以矩阵排列的存储单元(MC)。存储单元(MC)包括具有电荷累积层(210)和控制栅极(230)的第一MOS晶体管(MT)和第二MOS晶体管(ST)。字线(WL)连接第一MOS晶体管(MT)的控制栅极(230)。行解码器(20)包括第一地址解码电路(141)、第二地址解码电路(142)和传输门(150)。第一地址解码电路(141)解码n位行地址信号中的m位(m和n是满足表达式m＜n的自然数)。第二地址解码电路(142)解码行地址信号中的(n－m)位。传输门(150)根据第二地址解码电路(142)的输出将第一地址解码电路的(141)的输出提供到字线(WL)。 | ||
| 搜索关键词： | 带有 各自 具有 浮动 栅极 控制 mos 晶体管 半导体 存储 设备 | ||
【主权项】：
1、一种半导体存储设备，包括：存储单元阵列，其中多个存储单元以矩阵排列，每一个存储单元包括第一MOS晶体管和第二MOS晶体管，其中第一MOS晶体管具有电荷累积层和控制栅极，第二MOS晶体管具有连接到第一MOS晶体管的源极的漏极；字线，每一个字线共同连接到同一行的第一MOS晶体管的控制栅极；以及行解码器，选择所述字线之一，并且包括：第一地址解码电路，解码n位行地址信号中的m位(m和n是满足关系式m＜n的自然数)，第二地址解码电路，解码所述行地址信号的(n-m)位，以及传输门，根据第二地址解码电路的输出，将第一地址解码电路的输出提供到所述字线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580031611.1/，转载请声明来源钻瓜专利网。
- 上一篇：面向电信领域的端到端业务电路资源智能查询和确认系统
- 下一篇：骨固定装置
