[发明专利]集成电路堆叠系统及方法

摘要

本发明将集成电路(IC)堆叠成保存PWB或其它板的表面区域的模块。在另一方面，该发明提供了一种比较低的容量的内存扩充寻址系统和方法，并且优选的是采用同在此提供的CSP堆叠模块10。在根据该发明的优选实施例中，形状支架34提供了一种物理形状，该物理形状允许在CSP封装的广大家族中的各种封装尺寸中的许多封装尺寸，用于在采用标准连接的挠性电路设计32的同时产生有益效果。在优选实施例中，形状支架34会被设计为是诸如铜此类的热传递材料的，以提高热性能。在替换实施例中，形状支架34可以包括具有安装脚198的散热部分192。在一个内存寻址系统的优选实施例中，高速转换系统选择与堆叠模块10的每一层次相关联的数据线，来在存储器访问中降低对数据信号的负载效应。

主权项

1、一种高密度电路模块，包括：第一CSP，其具有侧向周边以及上主表面和下主表面以及第一和第二边缘，所述边缘勾画出了所述上主表面的横向延伸；第二CSP，其处在相对于所述第一CSP的倒转堆叠布置处，所述第二CSP具有侧向周边以及上主表面和下主表面；散热元件，其被布置为部分地处于所述第一和第二集成电路之间；第一辐射形状元件，其被布置为至少部分地沿着所述第一CSP的侧向周边的第一部分，所述第一辐射形状元件的一部分热连接到所述散热元件；挠性电路，其连接所述第一和第二CSP，并被布置为将所述挠性电路的第一部分放置在所述第一集成电路的下主表面之下，并将所述挠性电路的第二部分放置在所述第二集成电路之上。