[发明专利]被测设备输出信号的评估有效
| 申请号： | 200480043541.7 | 申请日： | 2004-07-07 |
| 公开（公告）号： | CN1985182A | 公开（公告）日： | 2007-06-20 |
| 发明（设计）人： | 约亨·里瓦尔 | 申请（专利权）人： | 安捷伦科技有限公司 |
| 主分类号： | G01R31/3193 | 分类号： | G01R31/3193 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 王怡 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于评估被测设备(DUT)的输出信号(1)的方法，其中所述被测设备(DUT)响应于自动测试装置(ATE)提供的输入信号而输出所述输出信号(1)，所述方法包括以下步骤：生成差值信号(4)，其代表所述被测设备(DUT)的所述输出信号(1)和参考信号(3)之差；分别在时钟周期(11a、11b)期间对所述差值信号(4)积分，从而生成积分差值信号(6)；以及针对各个时钟周期(11a、11b)期间要分配给所述被测设备(DUT)的所述输出信号(1)的位电平来评估所述积分差值信号(6)。 | ||
| 搜索关键词： | 设备 输出 信号 评估 | ||
【主权项】：
1.一种用于评估被测设备(DUT)的输出信号(1)的方法，其中所述被测设备(DUT)响应于自动测试装置(ATE)提供的输入信号而输出所述输出信号(1)，所述方法包括以下步骤：生成差值信号(4)，其代表所述被测设备(DUT)的所述输出信号(1)和参考信号(3)之差，分别在时钟周期(11a、11b)期间对所述差值信号(4)积分，从而生成积分差值信号(6)，以及针对在各个时钟周期(11a、11b)期间要分配给所述被测设备(DUT)的所述输出信号(1)的位电平来评估所述积分差值信号(6)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安捷伦科技有限公司，未经安捷伦科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480043541.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种看门狗芯片性能测试方法及装置-202310271087.5
- 周柯;金庆忍;莫枝阅;吴丽芳;卢柏桦;姚知洋 - 广西电网有限责任公司电力科学研究院
- 2023-03-20 - 2023-07-04 - G01R31/3193
- 本发明公开了一种看门狗芯片性能测试方法及装置，该看门狗芯片性能测试方法将待测试看门狗芯片与看门狗芯片性能测试装置连接；对看门狗芯片进行MR复位功能测试，判断看门狗芯片性能测试装置的RST引脚是否正确响应，当正确响应后进入下一测试，反之，测试结束；对看门狗芯片进行WDO引脚测试，判断WDO引脚是否正确响应，当正确响应后进入下一测试，反之，测试结束；对看门狗芯片进行喂狗时间门槛测试，得到对应喂狗时间，完成测试。结合看门狗芯片性能测试装置，本发明针对看门狗芯片级测试，实现一键测试，高精度验证性能参数，成本低，提高测试效率，提升产品质量。
- 集成电路裕度测量和故障预测设备-202310252063.5
- E•兰德曼;S•科恩;Y•大卫;E•法尼;I•温特罗布 - 普罗泰克斯公司
- 2018-11-15 - 2023-06-13 - G01R31/3193
- 本申请题为“集成电路裕度测量和故障预测设备”。本申请公开一种半导体集成电路(IC)，其包括信号路径组合器，该信号路径组合器包括输出路径和多个输入路径。该IC包括延迟电路，该延迟电路具有的输入电连接到输出路径，该延迟电路将输入信号延迟可变延迟时间以输出延迟的信号路径。该IC可以包括电连接到输出路径的第一存储电路和电连接到延迟的信号路径的第二存储电路。该IC包括比较电路，该比较电路将信号路径组合器的输出与延迟的信号进行比较，其中该比较电路包括比较输出，该比较输出以比较数据信号的形式提供到至少一个缓解电路。
- 集成电路裕度测量和故障预测设备-201880085236.6
- E·兰德曼;S·科恩;Y·大卫;E·法尼;I·温特罗布 - 普罗泰克斯公司
- 2018-11-15 - 2023-04-04 - G01R31/3193
- 本申请公开一种半导体集成电路(IC)，其包括信号路径组合器，该信号路径组合器包括输出路径和多个输入路径。该IC包括延迟电路，该延迟电路具有的输入电连接到输出路径，该延迟电路将输入信号延迟可变延迟时间以输出延迟的信号路径。该IC可以包括电连接到输出路径的第一存储电路和电连接到延迟的信号路径的第二存储电路。该IC包括比较电路，该比较电路将信号路径组合器的输出与延迟的信号进行比较，其中该比较电路包括比较输出，该比较输出以比较数据信号的形式提供到至少一个缓解电路。
- 传感器、自主传感器和相关系统、方法和设备-202080103236.1
- A·奥纳 - 微芯片技术股份有限公司
- 2020-12-31 - 2023-03-31 - G01R31/3193
- 所公开的实施方案涉及感测信号的状态和状态变化以及用于该感测的传感器，包括但不限于自主传感器。此类传感器可包括模拟信号阈值检测电路、状态检测电路和测量电路。该模拟信号阈值检测电路可被配置为响应于输入信号及其状态而交替地断言和解除断言阈值检测指示。该状态检测电路可被配置为生成关于输入信号的状态的信号状态指示。测量电路可被配置为响应于阈值检测指示和信号状态指示的断言来生成测量结果，诸如计数、转换速率或频率。在一些实施方案中，所公开的传感器可具有用于感测信号状态和其中的变化的可编程阈值。
- 用于保护电子计算机免于短路的装置-201780071281.1
- J.罗谢尔;Y.勒鲁瓦 - 法国大陆汽车公司;大陆汽车有限公司
- 2017-11-16 - 2022-05-17 - G01R31/3193
- 本发明的主题是一种用于保护电子计算机（20）免于短路的装置，电子计算机（20），包括第一传感器管脚（40_1）的传感器（40），分流电阻器（100），其特征在于，其包括晶体管驱动模块（80），晶体管驱动模块（80）包括耦合到第一分流管脚（100_1）的第一驱动管脚（80_1），第二分流管脚（100_2）一边耦合到第一传感器管脚（40_1）并且另一边耦合到比较器模块（120）的第一比较器管脚（120_1），并且其特征在于，其被适配成当在传感器（40）处检测到短路时不再向传感器（40）供电。
- 一种改进型集成电路带状线小室测量装置-202111547447.7
- 吴建飞;陈乐东;王宏义;郑黎明;郑亦菲;阮郴 - 中国人民解放军国防科技大学
- 2021-12-16 - 2022-03-25 - G01R31/3193
- 本发明公开了一种改进型集成电路带状线小室测量装置，包括底板、导电芯板以及具有带状线小室的主体，所述主体固定设在所述底板上；所述主体两端设有射频接口，所述导电芯板位于所述带状线小室内，且所述导电芯板的两端分别与所述射频接口的芯线相连。通过在带状线小室内加装有耗介质片或永磁体片或芯板缝隙，可有效吸收高次模产生的谐波，有效扩展了带状线小室的适用频段，弥补了传统带状线小室可用测量频段的不足，实现了更宽频段集成电路辐射发射测试。本发明应用于集成电路电磁兼容技术领域。
- 基于比较器偏置对比较器进行分类-201980086569.5
- Z-Y·邹 - 微芯片技术股份有限公司
- 2019-10-24 - 2021-08-06 - G01R31/3193
- 各种实施方案涉及基于比较器偏置对比较器(100)进行分类。一种方法可包括经由选通脉冲(M5栅极)将第一电压施加到比较器的第一输入端(Inp)和第二输入端(Inn)中的每一者以从该比较器生成多个输出信号(Out)，其中每个输出信号具有第一极性和第二极性中的一者。该方法还可包括响应于该多个输出信号中的每个输出信号是第一极性，经由选通脉冲将具有第二极性的外部偏置电压(在Inp处的Vinp、在Inn处的Vinn)施加到比较器，以生成第二数目的输出信号。此外，该方法可包括响应于该第二数目的输出信号中的每个输出信号具有相同极性，将该比较器识别为可靠比较器。
- 一种测试信号输出系统及其使用方法-202110000898.2
- 曹佶;张海 - 浙江杭可仪器有限公司
- 2021-01-06 - 2021-03-09 - G01R31/3193
- 本发明公开了一种测试信号输出系统及其使用方法，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，FPGA分别与MCU、信号比较器、信号设定器和内存器信号连接，信号比较器与信号设定器信号连接，FPGA包括用于连续读取内存器输出的测试信号的接口管理模块，接口管理模块分别信号连接信号比较器、信号设定器和内存器。该方法包括步骤：步骤A：对信号输出系统进行复位检查；步骤B：使用MCU通过FPGA向内存器写入向量编译软件；步骤C：使用MCU通过FPGA向内存器输入测试代码，内存器通过向量编译软件生成连续的测试信号，FPGA内的接口管理模块连续读取测试信号；其能解决测试芯片或集成电路效率不高的问题，且调节性好。
- 高精度时间测量装置-201680059398.3
- 托尔·斯韦勒·朗德;哈孔·安德烈·约尔特兰德 - 诺韦尔达公司
- 2016-08-12 - 2020-10-16 - G01R31/3193
- 一种用于测量延时单元的延时测量装置，包括：时钟：时钟计数器，对时钟循环进行计数；数字信号源，与所述时钟不相关；第一检测器，被安排成检测数字信号的进入所述延时单元的转变；第一累加器，被安排成基于所述第一检测器的输出来累加当前时钟计数器值；第二检测器，被安排成检测数字信号的退出所述延时单元的转变；第二累加器，被安排成基于所述第二检测器的输出来累加当前时钟计数器值；测量计数器，被安排成对数字信号的通过所述延时单元的转变的数量进行计数；以及计算设备，被安排成基于所述第一累加器、所述第二累加器和所述测量计数器来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。假设所述数字信号源与所述时钟充分地不相关，重复测量将会造成相差一个时钟循环的测量，即，一定比例的测量将会是N个时钟循环，而剩余部分将会是N+1个时钟循环。经过大量重复且不相关的测量，这些测量中的每个测量的比例将会准确地反映在平均输出中，从而提供对延时单元的延时的更加准确的测量。
- 输入信号通道的监控-201680069945.6
- 埃德蒙德·O·施维泽三世;韦塞林·斯肯德奇克;特蕾西·G·温德利;波格丹·Z·卡兹腾尼 - 施瓦哲工程实验有限公司
- 2016-12-28 - 2019-08-02 - G01R31/3193
- 本公开涉及用于监测多个模数转换器的系统和方法。在一个实施例中，多个输入通道可以各自与三相电力输送系统的不同相通信。输入通道可以被配置为接收来自不同相的模拟信号。复合信号子系统可以被配置为基于多个输入通道生成复合信号。模数转换器子系统可以被配置成产生多个输入通道中每一个的数字化表示和复合信号的数字化表示。模数转换器监测器子系统可以基于复合信号的数字化表示和多个输入通道的数字化表示来识别模数转换中的误差。
- 测试装置及测试方法-201711276164.7
- 健一长谷 - 爱德万测试公司
- 2017-12-06 - 2019-06-14 - G01R31/3193
- 本发明提供测试装置及测试方法。降低抖动或漂移的影响并检查被测试设备。时间测定单元(310)测定包含从被测试设备(DUT)(400)输出的串行数据的被测试信号(DUT_Output)的监测对象的边沿的时间间隔。比较判定部(320)从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数，并将该比特数与其期望值进行比较。
- 传输接口芯片以及内建式传输接口芯片测试方法-201510243987.4
- 林佑隆;林柏州 - 威盛电子股份有限公司
- 2015-05-14 - 2018-03-30 - G01R31/3193
- 一种传输接口芯片以及内建式传输接口芯片测试方法。该内建测试功能的传输接口芯片，各方块运作如下。一电子物理层供应信号至该传输接口芯片的一发送端，且自该传输接口芯片的一接收端接收信号。一数字码产生器产生一原始数字码，由一加扰器加扰为一加扰数字码，再由一编码器编码并交由该电子物理层转换为供应至该发送端的信号。该电子物理层还将接收自该接收端的信号转换为一接收数字码，由一解码器解码为一解码数字码，再由一解扰器解扰为一还原数字码。一数字码检查器接收该还原数字码，并在该发送端耦接该接收端的状况下比对该还原数字码是否符合该原始数字码。
- 自主式通道级老化监控装置和方法-201180073867.4
- K·A·鲍曼;C·托库纳加;J·W·查汉茨 - 英特尔公司
- 2011-09-28 - 2014-06-04 - G01R31/3193
- 一种老化监控电路，提供对电路和/或电路通道中的老化和/或延迟的更准确的估计。该老化监控电路使用具有驱动和接收触发器（FF）和可调节复制电路（TRC）的单独的老化通道，来实现只通过应力晶体管或其它电路元件来传播的单转变DC应力通道延迟的测量。在老化监控电路中的有限状态机（FSM）被配置成响应于由接收FF输出的误差信号来调整由数字控制振荡器（DCO）输出的时钟信号的频率。误差信号响应于单转变DC应力通道延迟而产生，并因此实现对时钟信号的频率的调整以对应于延迟的量或影响。
- 一种芯片数字接口的测试方法及系统-201210180019.X
- 葛保建;黄杰成;胡胜发 - 安凯(广州）微电子技术有限公司
- 2012-06-01 - 2013-12-18 - G01R31/3193
- 本发明于接口测试技术领域，提供了一种芯片数字接口的测试方法及系统。方法包括：接收测试指令，并向被测芯片的数字接口发送相应测试用例的第一数字信号；接收第一数字信号经数字接口传输后输出的第二数字信号，并将接收到的第二数字信号与预存的第一数字信号进行比对，输出比对结果；根据输出的比对结果，发出表征数字接口正常/异常的提示信号。本发明由于预存了测试过程中发送给数字接口的第一数字信号，并在测试开始后，直接向数字接口发送第一数字信号，通过第二数字信号与预存第一数字信号的比较，可以准确识别芯片上数字接口的数据正确性，从而避免了模/数转换带来的数据不确定因素，提高了测试的自动化程度和测试的可重复性、灵活性。
- 一种可自校准内部晶振的芯片、校准系统及校准方法-201110365892.1
- 石道林 - 国民技术股份有限公司
- 2011-11-17 - 2013-05-22 - G01R31/3193
- 本发明公开了一种可自校准内部晶振的芯片以及一种晶振校准测试系统，还公开了基于该系统晶振的校准方法，内部待校准晶振3输出的信号与外部参考精准信号在比较模块(4)中进行比较，比较结果输出到测试处理模块1中进行处理，测试处理模块(1)根据比较的结果产生晶振的校准值输出到校准寄存器(2)中保存，待校准晶振(3)根据校准寄存器(2)中的校准值校准输出时钟信号，实现芯片内部晶振的校准。
- 同步多个测量信道组件和/或测量设备的方法及相应测量设备-200880100533.X
- 戈特弗里德·霍尔茨曼;沃纳·米特迈尔;安东·斯坦格尔 - 罗德施瓦兹两合股份有限公司
- 2008-05-26 - 2011-01-05 - G01R31/3193
- 本发明涉及用于同步测量信道组件(2，3，4)的方法和测量设备。由参考信号源(5)产生参考信号。向测量设备(1)的各个测量信道组件(2，3，4)供应参考信号。时钟信号发生器(19)用于产生低频的时钟信号，时钟信号发生器(19)通过相同长度的相应连接线路(17，18)连接至每个测量信道组件(2，3，4)。为了将每个测量信道组件(2，3，4)中的参考信号的相位校正至时钟信号的相位，通过相位校正元件(11)供应时钟信号。
- 半导体组件测试装置与方法-200910001877.1
- 叶志晖 - 南亚科技股份有限公司
- 2009-01-14 - 2010-07-14 - G01R31/3193
- 本发明提供一种半导体组件测试装置与方法，用以对一测试组件阵列进行测试，其中测试组件阵列包含相互交错的多个行与多个列，并且半导体组件测试装置包含第一测试电路与第二测试电路。第一测试电路传送时序信号、输入指令信号与数据信号至测试组件阵列中的至少一行。第二测试电路传送选择信号至该测试组件阵列中的至少一列。其中，测试组件阵列中至少一行进一步包含第一测试组件与第二测试组件，并且时序信号与输入指令信号到达第一测试组件与第二测试组件的时间差等于数据信号到达第一测试组件与第二测试组件的时间差。
- 使用组进行自适应存储器校准-200580045421.5
- 加格鲁特·维利斯库马尔·帕特尔;格雷戈里·布拉德;萨纳特·卡普尔 - 高通股份有限公司
- 2005-11-07 - 2007-12-26 - G01R31/3193
- 一种电子装置包含电子组件和集成电路，其中所述集成电路经配置以：产生系统时钟和具有来自所述系统时钟的可编程延迟的外部时钟；将所述外部时钟提供到所述电子组件；确定系统时钟与所述外部时钟之间的所述集成电路与所述电子组件可在其中通信的延迟范围；且基于所述延迟范围，用多个预定延迟值中的一者来对所述外部时钟进行编程。
- 用于芯片内抖动注入的系统和方法-200580038643.4
- 罗杰·弗兰克斯·舒德尔特 - 皇家飞利浦电子股份有限公司
- 2005-11-14 - 2007-10-17 - G01R31/3193
- 诸如DVI、S－ATA或PCI－Express之类的高速I/O接口(600)要求昂贵的测试设备。作为一种替代方案，广泛地使用环回测试，但是其缺少时间相关缺陷的覆盖范围。提出了一种使用具有可控幅度(501)和高精确性的可变延迟(203)用于芯片内抖动注入的系统和方法，改善了环回测试的覆盖范围。
- 精确时间测量仪器和方法-200580029187.7
- 罗伯特·布鲁斯·加格;雅各布·阿尔温·萨尔米 - 泰拉丁公司
- 2005-06-30 - 2007-08-15 - G01R31/3193
- 一种时间测量系统，其使用通过直接数字合成生成的两个信号。所述生成信号具有相同的频率但是不同的相位。使用一个信号识别所述测量间隔的开始，使用另一个信号识别测量窗口，在所述测量窗口内，可以检测到用于指示所述测量间隔的终点的信号。所述时间测量系统被用作时域反射(TDR)系统的一部分。在线上将入射脉冲与所述第一信号同步并传送。在所述测量窗口内，将所述线上的信号和阈值进行比较以确定所述脉冲是否已经被反射并传送回所述源。通过利用不同的测量窗口反复地重复所述测量，可以确定所述反射脉冲的到达时间。该时域反射方法结合包含在用于测试半导体器件的自动测试设备中并用于校准所述测试设备。
- 被测设备输出信号的评估-200480043541.7
- 约亨·里瓦尔 - 安捷伦科技有限公司
- 2004-07-07 - 2007-06-20 - G01R31/3193
- 本发明涉及用于评估被测设备(DUT)的输出信号(1)的方法，其中所述被测设备(DUT)响应于自动测试装置(ATE)提供的输入信号而输出所述输出信号(1)，所述方法包括以下步骤：生成差值信号(4)，其代表所述被测设备(DUT)的所述输出信号(1)和参考信号(3)之差；分别在时钟周期(11a、11b)期间对所述差值信号(4)积分，从而生成积分差值信号(6)；以及针对各个时钟周期(11a、11b)期间要分配给所述被测设备(DUT)的所述输出信号(1)的位电平来评估所述积分差值信号(6)。
- 电长度匹配的方法和系统-200380109826.1
- C·E·姆克加恩 - 雷西昂公司
- 2003-12-12 - 2006-03-22 - G01R31/3193
- 按本发明一个实施例提供调整一线缆使具有特定电长度的计算机化方法。该方法包括提供基准线缆和拟调整的线缆。该方法还包括在基准线缆和拟调整的线缆上分别发送基准信号和测试信号到目的地。该方法还包括确定在相应信号到达目的地之间的时间差。该方法还包括基于该时间差提供沿着该线缆的长度使该线缆具有的电长度近似等于所述基准线缆的电长度的位置的指示。
- 自动测试装置及方法-200410074594.7
- 李刚 - 华为技术有限公司
- 2004-09-07 - 2006-03-15 - G01R31/3193
- 本发明公开一种自动测试装置及方法，其中所述自动测试装置包括至少一个用例层，用于针对测试功能而封装的测试步骤，并指定所支持的被测对象和测试内容；至少一个设备接口层，用于被测对象对外提供控制和查询设备信息的设备接口；支撑层，位于用例层和设备接口层之间，用于屏蔽被测对象的差异，对设备接口进行封装，向用例层提供统一操作接口和统一数据访问接口；根据用例层的调用，适配相应的测试数据及正确的被测对象设备接口层。所述自动测试方法包括以下步骤：针对测试对象和测试内容，执行测试步骤；根据测试步骤，统一匹配测试数据及相应设备接口调用；根据测试步骤，返回相应测试用例的测试结果。
- 专利分类
