[发明专利]半导体装置的制造方法及使用这种方法的半导体衬底的制造方法无效
申请号: | 200410045863.7 | 申请日: | 2004-05-25 |
公开(公告)号: | CN1577737A | 公开(公告)日: | 2005-02-09 |
发明(设计)人: | 米田健司 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/30;G03F7/20;H01L21/304 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汪惠民 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在半导体衬底(晶片)固定在载物台上的状态下的这个半导体衬底主面上,对于光平板印刷线的曝光光线的假设焦点平面不产生偏差。将晶片(10)固定在销夹头(pin chuck)(20)上,接下来,向固定地晶片(10)上用通过具有设计图案的掩膜的曝光光线曝光,在晶片(10)的主面上复印设计图案。晶片(10)的背面(10b)具有剖面凸凹形状周期在300μm以上的弯曲和开口直径在100μm以下的凹陷部分(10c),形成为弯曲的深度和凹陷部分的深度的算数平均值在200nm以下的样子。还有,曝光光线的焦点位置和固定在销夹头(20)上的晶片(10)的主面之间的距离差设定在设计标准的50%以下。 | ||
搜索关键词: | 半导体 装置 制造 方法 使用 这种方法 衬底 | ||
【主权项】:
1.一种半导体装置的制造方法,包括:将半导体衬底固定在衬底载物台上的第1工序,以及通过由透过固定在上述半导体衬底主面上的有设计图案的掩膜的曝光光线曝光、向上述半导体衬底的主面上复印上述设计图案的第2工序,其特征为:位于上述半导体衬底主面的另一侧面的背面,形成有剖面为凸凹状的周期为300μm以上的弯曲和开口部分口径为100μm以下的凹陷部分,且上述弯曲的深度和上述凹陷部分的深度的算数平均值为200nm以下;上述第2工序中,设定上述曝光光线的焦点位置和固定在上述衬底载物台上的上述半导体衬底的主面的距离差在设计标准的50%以下。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200410045863.7/,转载请声明来源钻瓜专利网。
- 上一篇:微处理器和网格计算系统
- 下一篇:具有播放列表编辑功能的记录设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造