[发明专利]存储单元,存储器件及存储单元的制造方法有效
| 申请号： | 200410034329.6 | 申请日： | 2004-04-12 |
| 公开（公告）号： | CN1542848A | 公开（公告）日： | 2004-11-03 |
| 发明（设计）人： | 森本英德 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | G11C11/36 | 分类号： | G11C11/36 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;梁永 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储单元(33)中可调电阻元件(31)和肖特基二极管(32)彼此串联。在存储器件中，位线(BL0、BL1和BL2)排列在列向，位线(BL)的一端和位线解码器(34)连接，另一端连接读取电路(37)。字线(WL0、WL1和WL2)排列在行向，和位线(BL)交叉，字线(WL)的两端和字线解码器(35和36)连接。换句话说，位线(BL)和字线(WL)以矩阵排列以及存储单元(33)位于位线(BL)和字线(WL)彼此交叉的位置，其构成存储器件。存储单元(33)和存储器件的读取干扰的影响得以减小。 | ||
| 搜索关键词： | 存储 单元 器件 制造 方法 | ||
【主权项】：
1、一种存储单元，包含可调电阻元件和控制流入所述可调电阻元件的电流的电流控制元件，其特征在于所述电流控制元件是肖特基二极管(32)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410034329.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种或非逻辑式的存内逻辑计算系统及计算方法-202310992192.8
- 陈冰;叶佳宝;崔学成;毕浩雄;王万年;曹继芳 - 浙江大学
- 2023-08-08 - 2023-10-20 - G11C11/36
- 本发明涉及一种或非逻辑式的存内逻辑计算系统，包括一个时序控制单元D，至少一组记忆二极管A、#imgabs0#B、#imgabs1#C和至少一个控制单元U；5个记忆二极管的负极均连接在同一条位线(Bitline)的一端，5个记忆二极管的正极连接不同字线；位线的另一端连接所述控制单元U；所述控制单元U用于控制位线接地或将位线上的电压拉到‑1/2VDD。可以在大规模存储阵列中实现存内逻辑计算，将非冯诺依曼架构的存内计算推广到通用计算领域，提升存内计算芯片的能效与速度，将存内计算芯片应用到逻辑运算领域。
- 一种用于倒装封装的DDR接口-201810862722.6
- 孔亮;刘亚东;庄志青 - 灿芯半导体（上海）股份有限公司
- 2018-08-01 - 2023-08-08 - G11C11/36
- 本发明公开了一种用于倒装封装的DDR接口，包括靠近芯片内部的主驱动单元，该主驱动单元从左到右或者从右到左依次包括：P型二极管、上拉单元、下拉单元和N型二极管，横向电源RDL从外侧依次横向连接P型二极管和上拉单元，并纵向连接电源焊球；横向地RDL从外侧依次横向连接N型二极管和下拉单元，并纵向连接地焊球；信号RDL纵向穿过上拉单元和下拉单元之间，并纵向连接信号焊球；信号RDL从内侧依次横向连接上拉单元和P型二极管，同时从内侧依次横向连接下拉单元和N型二极管。减少底层非RDL金属线层数。
- 多位半导体存储单元、存储阵列及其操作方法-202010861590.2
- 赵立新;李杰;张浩然 - 格科微电子（上海）有限公司
- 2020-08-25 - 2022-03-01 - G11C11/36
- 本发明提供一种多位半导体存储单元、存储阵列及其操作方法，其中，所述多位半导体存储单元，包括：钉扎二极管、控制晶体管和浮置扩散区，利用所述钉扎二极管进行电荷的存储；其中，所述钉扎二极管由：光电二极管的N阱区和P型表面掺杂区组成，或由光电二极管的P阱区和N型表面掺杂区组成。本发明中采用光电二极管的N阱区或光电二极管的P阱区作为存储电荷单元。在本发明所提供的技术多位半导体存储单元中，存储单元可存储的电荷量由掺杂剂量决定，因此存储量可控。
- 一种存储器装置的偏置方法-202010425372.4
- 李阳;陈一峰;蔡道林;刘卫丽;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2020-05-19 - 2020-10-09 - G11C11/36
- 本发明涉及一种存储器装置的偏置方法，其中存储器装置的选通器为二极管阵列，所述二极管阵列包括十字交叉的至少两根位线和至少两根字线，所述位线和字线的交叉点处设置有二极管，正常选通工作时，在选通二极管所在的位线BL
- 一种用于倒装封装的DDR接口-201821229317.2
- 孔亮;刘亚东;庄志青 - 灿芯半导体（上海）有限公司
- 2018-08-01 - 2019-01-22 - G11C11/36
- 本实用新型公开了一种用于倒装封装的DDR接口，包括靠近芯片内部的主驱动单元，该主驱动单元从左到右或者从右到左依次包括：P型二极管、上拉单元、下拉单元和N型二极管，横向电源RDL从外侧依次横向连接P型二极管和上拉单元，并纵向连接电源焊球；横向地RDL从外侧依次横向连接N型二极管和下拉单元，并纵向连接地焊球；信号RDL纵向穿过上拉单元和下拉单元之间，并纵向连接信号焊球；信号RDL从内侧依次横向连接上拉单元和P型二极管，同时从内侧依次横向连接下拉单元和N型二极管。减少底层非RDL金属线层数。
- 地址/数据转换器分离的三维纵向存储器-201510227091.7
- 张国飙 - 成都海存艾匹科技有限公司
- 2015-05-07 - 2016-12-07 - G11C11/36
- 本发明提出一种分离3D-MV50，它含有至少一三维阵列芯片30和至少一地址/数据转换器芯片40*。三维阵列芯片30含有多个竖直存储串16X、16Y。至少一地址/数据转换器位于地址/数据转换器芯片40*内，而非三维阵列芯片30内。三维阵列芯片30和地址/数据转换器芯片40*具有完全不同的后端（BEOL）结构。
- 可编程阻抗存储器器件-03826160.X
- 户田春希 - 株式会社东芝
- 2003-03-18 - 2006-04-12 - G11C11/36
- 可编程阻抗存储器器件，包括：半导体衬底；在该半导体衬底上形成的、其中布置了存储器单元的至少一个单元阵列，每个存储器单元具有可编程阻抗元件和存取元件的层叠结构，该可编程阻抗元件以非易失性方式存储由电压应用的极性所确定的高阻抗状态或者低阻抗状态，该存取元件具有这样的在某一电压范围内、在截止状态的阻抗值，该阻抗值是在选择状态的阻抗值的十倍或更多；以及，位于单元阵列下面、在半导体衬底上形成的读/写电路，其用于与单元阵列相联系的数据读取和数据写入。
- 可程式化二极管在读取及程式化操作期间控制电流的方法-200510008865.3
- 吕函庭;李明修 - 旺宏电子股份有限公司
- 2005-02-24 - 2005-11-16 -
- 本发明是有关于一种可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法。该记忆体结构在读取及程式化操作期间控制电流变动的方法，首先在一字元线解码晶体管的第一闸极上施加一第一电压。接着，在一位元线解码晶体管的第二闸极上施加一第二电压，其中第一电压高于第二电压。此外，位元线解码晶体管的源极电压约维持在0伏特。本发明还提出一种可程式化二极管记忆体阵列在一读取及程式化操作期间限制一字元线解码晶体管的总电流的方法。本发明所提出的方法可避免在读取及程式化操作期间由于二极管变动及负载效应所产生的电流变动，有效控制电流。
- 存储单元-03825092.6
- 巴里·H·哈里森;西马·迪米特里耶夫 - 格里菲斯大学
- 2003-09-12 - 2005-11-09 -
- 一种利用碳化硅(SiC)，以提供不平衡的电荷隔离以及快速和非破坏性的充电/放电的一晶体管(1T)NVRAM单元。为了能够检测受控制的电阻(和许多存储器电平)而不是电容器，单元引入可以用硅或SiC实现的存储晶体管。1T单元具有二极管隔离，以便能够实现在目前的快闪存储器中使用的结构，特别是NOR和NAND阵列。具有二极管隔离的1T单元并不局限于SiC二极管。制造方法包括在SiC衬底上形成氮化的二氧化硅栅极，并随后进行离子注入，然后完成自对准MOSFET形成的步骤。
- 存储单元,存储器件及存储单元的制造方法-200410034329.6
- 森本英德 - 夏普株式会社
- 2004-04-12 - 2004-11-03 -
- 存储单元(33)中可调电阻元件(31)和肖特基二极管(32)彼此串联。在存储器件中，位线(BL0、BL1和BL2)排列在列向，位线(BL)的一端和位线解码器(34)连接，另一端连接读取电路(37)。字线(WL0、WL1和WL2)排列在行向，和位线(BL)交叉，字线(WL)的两端和字线解码器(35和36)连接。换句话说，位线(BL)和字线(WL)以矩阵排列以及存储单元(33)位于位线(BL)和字线(WL)彼此交叉的位置，其构成存储器件。存储单元(33)和存储器件的读取干扰的影响得以减小。
- 强感应体存储器及其动作方法和存储器装置-03121676.5
- 松下重治;高野洋;関根悟 - 三洋电机株式会社
- 2003-03-14 - 2003-10-01 -
- 提供可提高非选择的存储器单元中的抗干扰性的强感应体存储器。这种强感应体存储器，包括位线，与前述位线垂直配置的字线，以及配置在前述位线及前述字线间、包含强感应体电容器及与前述强感应体电容器串联连接的二极管的存储器单元。这样，在数据写入或读出时，如在非选择单元施加二极管中几乎无电流流动的范围的电压，在强感应体电容器上几乎没有电压。
- 单电子二极管存储器-00229473.7
- 李志扬;刘武 - 华中师范大学
- 2000-03-21 - 2001-09-12 -
- 本实用新型主要结构如附图所示，纳米量子点5等间隔地放置在电极1和电极3之间，组成两个对称的串联隧道结。它通过脉冲电压Vp，使得n个电子隧道进入纳米量子点2存储起来，实现电学“写”，同时利用电流I检测纳米量子点2上所存储电子的多少，实现电学“读”。本实用新型结构简单，可采用金属材料制作，从而突破了对半导体工艺的依赖，以其为基本单元可制作超高密度、超快速度、超低功耗的大规模存储器阵列。适用于集成电路芯片、计算机CPU、计算机内存、军用、工业和民用电子仪器仪表等许多领域。
- 二极管多值动态存贮器-85108526
- 杨光宇 - 杨光宇
- 1985-11-18 - 1986-09-03 -
- 本发明属于电子学。本发明利用二极管的正向电阻低的特点，进行正电压输入；利用其反向电阻极高的特点，当输入信号移走后，电荷漏泄较慢，而能将电荷保存一段时间，从而达到动态多值存贮的目的。这种方法具有器件少，引线少，便于大规模集成的优点。
- 专利分类
