[发明专利]制造半导体集成电路器件的方法无效

专利信息
申请号: 200410003124.1 申请日: 1997-03-14
公开(公告)号: CN1516266A 公开(公告)日: 2004-07-28
发明(设计)人: 西原晋治;池田修二;桥本直孝;枫弘志;阿部宏美;深田晋一;铃树正恭 申请(专利权)人: 株式会社日立制作所
主分类号: H01L21/8234 分类号: H01L21/8234;H01L21/28;H01L21/3205
代理公司: 北京市金杜律师事务所 代理人: 王茂华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种制造半导体集成电路器件的方法,包括:在晶片的第一和第二区分别形成第一和第二栅电极图形;在该第一和第二栅电极图形的两侧分别形成第一和第二导电类型的半导体区;分别在第一和第二栅电极图形的侧壁上形成侧壁间隔层,并使硅膜的表面露出;由第一栅电极图形的硅膜形成第一导电类型的第一栅电极,并在其两侧形成第一导电类型的半导体区,由第二栅电极图形的硅膜形成第二导电类型的第二栅电极,在其两侧形成具有高杂质浓度的第二导电类型的半导体区;在晶片的主平面上淀积Co膜;对晶片进行热处理以在第一和第二栅电极的表面和在具有高杂质浓度的第一和第二导电类型的半导体区的表面上形成Co硅化物层;去除Co膜的未反应部分并对晶片进行热处理,以降低Co硅化物层的电阻。
搜索关键词: 制造 半导体 集成电路 器件 方法
【主权项】:
1.一种制造半导体集成电路器件的方法,包括以下步骤:(a)在其上形成有栅绝缘膜的晶片的主平面上淀积硅膜和第一绝缘膜,并对所述第一绝缘膜和所述硅膜构图,以在所述晶片的第一区形成第一栅电极图形,在所述晶片的第二区形成第二栅电极图形;(b)将第一导电类型的杂质离子注入所述晶片的所述第一区以在所述晶片的所述第一栅电极图形的两侧形成第一导电类型的半导体区,并将第二导电类型的杂质离子注入所述晶片的所述第二区以在所述第二栅电极图形的两侧形成第二导电类型的半导体区;(c)对在所述晶片的所述主平面上淀积的第二绝缘膜构图,从而分别在所述第一和第二栅电极图形的侧壁上形成侧壁间隔层,并除去所述第一和第二栅电极图形的所述第一绝缘膜,从而使所述硅膜的所述表面露出;(d)将第一导电类型的杂质离子注入所述晶片的所述第一区以由所述第一栅电极图形的所述硅膜形成所述第一导电类型的第一栅电极,并在所述晶片的所述第一栅电极的两侧形成第一导电类型的半导体区,并将所述第二导电类型的杂质离子注入所述晶片的所述第二区以由所述第二栅电极图形的所述硅膜形成所述第二导电类型的第二栅电极,并在所述晶片的所述第二栅电极的两侧形成具有高杂质浓度的所述第二导电类型的半导体区;(e)使用Co靶,用溅射法在所述晶片的所述主平面上淀积Co膜;(f)对所述晶片进行第一热处理以使Co和Si互相反应以在所述第一和第二栅电极的所述表面和在具有高杂质浓度的所述第一和第二导电类型的半导体区的表面上形成Co硅化物层;并且(g)去除所述Co膜的未反应部分并且对所述晶片进行第二热处理以便降低所述Co硅化物层的电阻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所,未经株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410003124.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top