[发明专利]具有部分绝缘体基或部分空洞基外延硅构造的半导体器件无效
| 申请号： | 03104114.0 | 申请日： | 2003-02-13 |
| 公开（公告）号： | CN1438712A | 公开（公告）日： | 2003-08-27 |
| 发明（设计）人： | 山田敬;佐藤力;新田伸一;永野元;水岛一郎;亲松尚人;南良博;宫野信治;藤井修 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L27/04;H01L27/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。 | ||
| 搜索关键词： | 具有 部分 绝缘体 空洞 外延 构造 半导体器件 | ||
【主权项】：
1.一种半导体器件，包括：设置在半导体衬底上边，与上述半导体衬底电连起来的第1半导体层；设置在上述第1半导体层的附近，通过绝缘膜或空洞中的任何一者在上述半导体衬底的上方形成的第2半导体层；分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行配置的栅极电极的第1、第2MOS晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03104114.0/，转载请声明来源钻瓜专利网。
- 上一篇：连接装置
- 下一篇：等离子体处理方法及装置
- 同类专利
- 专利分类
