[发明专利]半导体集成电路

摘要

一种半导体集成电路，在倒相电路的工作状态下，将端子(18)、端子(19)均设置为第一电源电位Vdd1。在非工作状态下，将端子(18)的电源电位降低到第二电源电位Vdd2(Vdd2＜＜Vdd1)。此时，如果设倒相电路的输入信号是H电平的电位Vdd2，则输出信号有必要保持工作状态下的接地电位(L电平)。为进行保持，有必要使PMOS晶体管的电导Gp和NMOS晶体管的电导Gn的关系为Gp＜Gn。因此，把PMOS晶体管的阱端子(19)设置为比所述下降的电源电位Vdd2还高的电位，保持Gp＜Gn。实现低耗电。

主权项

1.一种半导体集成电路，具有电源端子、接地端子以及输出端子，作为构成元件包含有晶体管，其特征在于：具有电导调整装置，该电导调整装置带有控制所述电源端子和输出端子之间以及所述接地端子和输出端子之间的至少一方的电导的控制端子；在所述半导体集成电路的工作状态下，所述电源端子的电位被设置为第一电源电位；在所述半导体集成电路的非工作状态下，所述电源端子的电位被设置为比所述第1电源电位低的第二电源电位，并且，所述电导调整装置按照所述电源端子的第二电源电位的设置，将所述控制端子的电位设置为给定电位，使之调整所述电源端子和输出端子之间以及所述接地端子和输出端子之间的至少一方的电导。