[发明专利]静电放电保护电路及其设计方法有效
| 申请号： | 02137765.0 | 申请日： | 2002-10-31 |
| 公开（公告）号： | CN1494146A | 公开（公告）日： | 2004-05-05 |
| 发明（设计）人： | 俞大立 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 陈亮 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种静电放电保护电路，包括一芯片，具有接收第一电源的输入输出装置区以及接收第二电源的核心元件区，核心元件区具有耦接于第二电源的接合垫，以及NMOS晶体管，其源极耦接于一接地电位。保护电路耦接于芯片以及接合垫之间，具有PMOS晶体管，其栅极耦接于接地电位，源极耦接于第二电源，而漏极系耦接于NMOS晶体管的栅极。 | ||
| 搜索关键词： | 静电 放电 保护 电路 及其 设计 方法 | ||
【主权项】：
1.一种静电放电保护电路，包括：一芯片，具有接收第一电源的输入输出装置区以及接收第二电源的核心元件区，上述核心元件区具有耦接于上述第二电源的接合垫，以及一NMOS晶体管，其源极耦接于一接地电位；以及一保护电路，耦接于上述芯片以及上述接合垫之间，具有一PMOS晶体管，其栅极耦接于上述接地电位，源极耦接于上述第二电源，而漏极耦接于上述NMOS晶体管的栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02137765.0/，转载请声明来源钻瓜专利网。
- 上一篇：熔丝装置以及应用该装置的集成电路装置
- 下一篇：半导体设备
