[发明专利]增加耦合率的快闪存储器制造方法有效
| 申请号： | 02107424.0 | 申请日： | 2002-03-15 |
| 公开（公告）号： | CN1445839A | 公开（公告）日： | 2003-10-01 |
| 发明（设计）人： | 谢佳达 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/8246 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 陈红,潘培坤 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种增加耦合率(couplingratio)的快闪存储器(flashmemory)制造方法。首先，在一半导体基底上定义出凸出于半导体基底表面的两个隔离结构。接着，实施离子布植，以在隔离结构两侧的半导体基底形成掺杂区。接着，在凸起的两个隔离结构侧壁形成介电间隔部。然后，在介电间隔部之间依序形成隧穿介电层及浮动栅极使浮动栅极的下表面积小于上表面积而增加电容耦合率(Cp)。最后，在两个隔离结构及浮动栅极上依序形成栅极间介电层及控制栅极以完成快闪存储器的制作。 | ||
| 搜索关键词： | 增加 耦合 闪存 制造 方法 | ||
【主权项】：
1.一种增加耦合率的快闪存储器制造方法，其特征在于包括下列步骤：在一半导体基底上形成两凸出的隔离结构；实施一离子布植，以在所述的隔离结构两侧的所述的半导体基底形成掺杂区；在凸起的所述的隔离结构侧壁形成介电间隔合并露出所述的掺杂区表面；在所述的露出的掺杂区表面上依序形成隧穿介电层及浮动栅极且所述的浮动栅极表面大体齐平于所述的第二隔离结构表面；以及在所述的隔离结构及所述的浮动栅极上依序形成一栅极间介电层及一控制栅极以完成快闪存储器的制作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02107424.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
