[发明专利]利用多级数字式延迟线技术的减小抖动锁相环无效
| 申请号： | 01116191.4 | 申请日： | 2001-05-30 |
| 公开（公告）号： | CN1334644A | 公开（公告）日： | 2002-02-06 |
| 发明（设计）人： | 黑泽姆·阿布德尔－马圭德;西蒙J·斯基尔斯兹坎 | 申请（专利权）人： | 米特尔公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/16 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 李辉,谷慧敏 |
| 地址： | 加拿大*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于从遭受抖动的至少一个输入信号恢复稳定的时钟信号的数字式锁相环(PLL)。PLL具有一个用于产生一个希望的输出信号的数控振荡器,和一个用于提供时钟信号的稳定的本机振荡器。提供了多个分层的多级延迟线,以产生稳定的T1,E1,和STS3/OC3定时参考所需的输出频率。 | ||
| 搜索关键词： | 利用 多级 数字式 延迟线 技术 减小 抖动 锁相环 | ||
【主权项】：
1.一种用于从遭受抖动的至少一个输入信号恢复稳定的时钟信号的数字式锁相环，包括：接收所述至少一个输入信号的数字式输入电路；用于以希望的频率产生一个输出信号和一个代表所述输出信号中的时间误差的控制信号的数控振荡器；用于向所述数控振荡器提供时钟信号的稳定的本机振荡器；多个抽头延迟线装置，所述抽头延迟线装置包括多个延迟装置，所述多个抽头延迟线装置的延迟总和小于所述数控振荡器的一个时钟周期；所述多个抽头延迟线装置包括一个用于接收所述数控振荡器的输出信号的粗抽头延迟线；和一个用于接收所述粗抽头延迟线的输出信号的细抽头延迟线，所述细抽头延迟线包括多个与所述粗抽头延迟线之一成正比的延迟装置；用于接收来自所述输入电路的所述至少一个输入信号和来自所述多个抽头延迟线装置的所述输出信号，以产生控制所述数控振荡器的数字输入信号的数字式相位比较器；和其中所述数控振荡器是一种当达到溢出条件时产生所述输出信号，在刚一达到所述溢出条件，余项就产生所述控制信号的加法类型比率乘法器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于米特尔公司，未经米特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01116191.4/，转载请声明来源钻瓜专利网。
