[发明专利]用32位微处理器中的4字节和8字节页面表表目实现线性地址扩展以及到物理存储器上的映射有效
| 申请号： | 00804939.4 | 申请日： | 2000-02-29 |
| 公开（公告）号： | CN1149473C | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | S·沙希扎德;B·E·比贝;D·B·帕沃斯;F·宾斯;R·P·科维尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/355 | 分类号： | G06F9/355;G06F9/318;G06F12/02 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王勇;王忠忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器能够提供高于32位的扩展线性地址。通过将某个线性地址和某个段选择符扩展衔接一起就可以形成一个扩展的线性地址，或者把两个寄存器中的值衔接一起也可以。线性地址向物理地址转换是分级实现的，该转换在分级体系中的所属级别与该线性地址是否是扩展的线性地址有关。 | ||
| 搜索关键词： | 32 微处理器 中的 字节 页面 表表 实现 线性 地址 扩展 以及 物理 存储器 映射 | ||
【主权项】：
1.一种具有扩展线性地址模式的微处理器，该微处理器包括：译码器，对指令译码以提供位移量；段寄存器，用于存储段选择符和段扩展；以及地址生成单元，用于生成扩展线性地址，其中的扩展线性地址包括位移量、段选择符和段扩展；其中，在处于扩展线性地址模式而一个页面走道把扩展线性地址转换成一个物理地址期间，微处理器利用第一指针来引用第一表作为一个页面目录；另外，在页面走道期间而非处于扩展线性地址模式时，微处理器利用第二指针来引用第二表作为该页面目录。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00804939.4/，转载请声明来源钻瓜专利网。
- 上一篇：更名装置及处理器
- 下一篇：路由事件管理器所定义的预订请求的方法
- 同类专利
- 处理器和内存访问方法-202211674994.6
- 林志翔 - 海光信息技术股份有限公司
- 2022-12-26 - 2023-04-07 - G06F9/355
- 一种处理器和内存访问方法。该处理器包括向量寄存器、虚拟地址确定单元和访存单元。该向量寄存器包括第一接口且配置为存储指令的多个第一访问地址参数；该虚拟地址确定单元包括输入接口和第一输出接口，输入接口与第一接口连接，以与向量寄存器建立第一数据传输通道，该虚拟地址确定单元配置为通过第一数据传输通道从向量寄存器获取多个第一访问地址，并且根据多个第一访问地址，计算得到多个第一虚拟地址；访存单元包括第二接口，其中，第二接口与第一输出接口连接，访存单元配置为接收虚拟地址确定单元提供的多个第一虚拟地址，并且根据多个第一虚拟地址访问内存。该处理器具有较高的工作效率。
- 能力生成地址计算指令-202180015150.8
- L·D·史密斯 - ARM有限公司
- 2021-01-07 - 2022-10-04 - G06F9/355
- 一种装置具有：处理电路；指令解码器；以及能力寄存器，每个能力寄存器用于存储能力，该能力包括指针和用于约束该指针/能力的有效使用的约束元数据。响应于指定偏移值的能力生成地址计算指令，将参考能力寄存器选择为程序计数器能力寄存器和另外的能力寄存器中的一者。生成结果能力，该结果能力的该指针针对该结果能力指示标识地址空间内的选定窗口的窗口地址，该选定窗口从参考窗口偏移基于该能力生成地址计算指令的该偏移值所确定的窗口数。该参考窗口包括包含由该参考能力寄存器的该指针指示的地址的窗口。
- 一种存储部件的发射队列的地址存储、调度方法和装置-202210849915.4
- 李祖松;郇丹丹 - 北京微核芯科技有限公司
- 2022-07-20 - 2022-09-23 - G06F9/355
- 本发明提供了一种存储部件的发射队列的地址存储、调度方法和装置，方法包括：每当接收到访存指令时，确定第一访问地址；对第一访问地址的第一块内偏移Block Offset进行处理，得到第二块内偏移Block Offset，以使多个第二块内偏移Block Offset分散分布；生成第二访问地址并存储在发射队列中；在多个存储部件的发射队列中，分别确定当前待发射的第二访问地址；将第二访问地址发射至对应的存储部件，并执行访存指令，其中包括基于第二块内偏移Block Offset访问对应的Bank。采用本发明能够降低访问冲突产生的概率，提高处理效率。
- 使用目标寄存器实现虚拟地址的预转换的计算机处理器-202210176969.9
- M·慕德吉尔;G·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;P·赫特利;S·穆鲁格拉巴;P·鲍拉佐拉 - 优创半导体科技有限公司
- 2016-03-31 - 2022-05-27 - G06F9/355
- 公开了具有地址寄存器文件的计算机处理器。计算机处理器可包括存储器。计算机处理器还可包括通用寄存器文件，其包括至少一个通用寄存器。计算机处理器还可包括地址寄存器文件，其包括至少一个地址寄存器。计算机处理器还可包括用于存取存储器、通用寄存器文件和地址寄存器文件的处理逻辑。处理逻辑可执行存储器存取指令，所述存储器存取指令存取在一个或多个相应地址处的在所述存储器中的一个或多个存储单元，其中所述地址是通过取回在所述指令中指定的所述地址寄存器文件的所述至少一个寄存器的地址寄存器的值并加上在所述指令中编码的位移值而计算的。
- 具有寄存器直接分支并使用指令预加载结构的计算机处理器-202210177312.4
- M·慕德吉尔;G·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;P·赫特利;S·穆鲁格拉巴;P·鲍拉佐拉 - 优创半导体科技有限公司
- 2016-03-31 - 2022-05-24 - G06F9/355
- 公开了具有地址寄存器文件的计算机处理器。计算机处理器可包括存储器。计算机处理器还可包括通用寄存器文件，其包括至少一个通用寄存器。计算机处理器还可包括地址寄存器文件，其包括至少一个地址寄存器。计算机处理器还可包括用于存取存储器、通用寄存器文件和地址寄存器文件的处理逻辑。处理逻辑可执行存储器存取指令，所述存储器存取指令存取在一个或多个相应地址处的在所述存储器中的一个或多个存储单元，其中所述地址是通过取回在所述指令中指定的所述地址寄存器文件的所述至少一个寄存器的地址寄存器的值并加上在所述指令中编码的位移值而计算的。
- 具有用于对存储器寻址的不同寄存器的计算机处理器-201680023107.5
- M·慕德吉尔;G·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;P·赫特利;S·穆鲁格拉巴;P·鲍拉佐拉 - 优创半导体科技有限公司
- 2016-03-31 - 2022-03-18 - G06F9/355
- 公开了具有地址寄存器文件的计算机处理器。计算机处理器可包括存储器。计算机处理器还可包括通用寄存器文件，其包括至少一个通用寄存器。计算机处理器还可包括地址寄存器文件，其包括至少一个地址寄存器。计算机处理器还可包括用于存取存储器、通用寄存器文件和地址寄存器文件的处理逻辑。处理逻辑可执行存储器存取指令，所述存储器存取指令存取在一个或多个相应地址处的在所述存储器中的一个或多个存储单元，其中所述地址是通过取回在所述指令中指定的所述地址寄存器文件的所述至少一个寄存器的地址寄存器的值并加上在所述指令中编码的位移值而计算的。
- 设备自动添加方法、装置、系统、设备和存储介质-202111130301.2
- 温睿;谢坤林 - 广州极飞科技股份有限公司
- 2021-09-26 - 2022-01-18 - G06F9/355
- 本发明实施例公开了一种设备自动添加方法、装置、系统、设备和存储介质，该方法包括：接收主机设备发送的初始查询指令，在满足延时回复条件时，发送第一返馈数据至所述主机设备，用于所述主机设备发送地址修改指令，所述初始查询指令用于查询当前设备地址是否存在从机设备；接收所述主机设备发送的地址修改指令，根据所述地址修改指令进行设备地址修改，发送第二返馈数据至所述主机设备，用于通知所述主机设备地址修改完成；通过修改后的设备地址与所述主机设备进行数据通信。本方案，显著提升了设备添加效率。
- 使用加法器访问多维张量中的数据-201880021083.9
- 奥利维尔·泰马姆;哈西特·哈伊坦;拉维·纳拉亚纳斯瓦米;禹同爀 - 谷歌有限责任公司
- 2018-02-26 - 2019-11-15 - G06F9/355
- 方法、系统和设备，包括用于访问N维张量的设备，对于N维张量的每个维度，所述设备包括部分地址偏移值元素，其至少基于所述维度的初始值、所述维度的步长值以及所述维度的循环的迭代次数来存储所述维度的部分地址偏移值。所述设备包括硬件加法器和处理器。处理器获得访问N维张量的特定元素的指令。N维张量具有跨N个维度中的每个维度布置的多个元素，其中N是等于或大于一的整数。处理器使用部分地址偏移值元素和硬件加法器来确定特定元素的地址，并输出指示所确定的用于访问特定元素的地址的数据。
- 适用于微处理器的装置及方法-201010185611.X
- 汤玛斯·C·麦当劳;约翰·L·唐肯 - 威盛电子股份有限公司
- 2010-05-19 - 2013-04-17 - G06F9/355
- 一种适用于微处理器的装置和方法，其中该微处理器的指令集架构包含一长度修改前置，用以选择一预设地址/操作数尺寸以外的一地址/操作数尺寸，该装置用以标示一指令字节串流当中每一指令的开始字节及结束字节，该装置包含：一解码逻辑单元，用以解码该串流的预设数量指令字节中的每一指令字节，以判断每一指令字节是否指定为该长度修改前置，并依据地址/操作数尺寸以产生一开始标示及一结束标示；及一操作数/地址尺寸逻辑单元，耦接至该解码逻辑单元，用以提供该预设操作数/地址尺寸给该解码逻辑单元，以于一第一时钟周期内产生该开始标示及该结束标示，该解码逻辑单元于该第一时钟周期内解码该预设数量指令字节。
- 地址产生-200980136779.7
- 寇林·史特林;大卫·I·罗利;大卫·安德鲁斯 - 吉林克斯公司
- 2009-07-21 - 2011-08-17 - G06F9/355
- 本发明描述由集成电路(100)进行的地址产生。一方面大体上涉及地址产生器(220)，其具有第一和第二处理单元(310、320)。所述第二处理单元(320)经耦合以从所述第一处理单元(310)接收级输出，且经配置以提供地址输出。所述级输出处于第一范围内，且所述地址输出处于第二范围内。对于为K的块大小，所述第一范围为从-K到-1，且所述第二范围为从0到K-1。
- 适用于微处理器的装置及方法-201010185635.5
- 汤玛斯·C·麦当劳 - 威盛电子股份有限公司
- 2010-05-19 - 2010-09-15 - G06F9/355
- 一种适用于微处理器的装置和方法，其中该装置用以自微处理器的一指令字节串流中提取指令，该微处理器的指令集架构具可变长度指令，该装置包含：一第一队列，其具有多个项目，每一该项目用以储存接收自一指令高速缓存的一指令字节列；多个解码器，对于该第一队列的该指令字节列的每一指令字节，分别产生相应的一开始/结束标示；一第二队列，其具有多个项目，每一该项目用以储存接收自该第一队列的该指令字节列及接收自该解码器的相应的该开始/结束标示；及一控制逻辑单元，用以检测一情形；加载该第一列及相应的该开始/结束标示至该第二队列，且不移出该第一队列的该第一列；及自该第二队列中的该第一列提取多个指令以供该微处理器作后续处理。
- 用于处理器中的算术逻辑和移位装置-200680049226.4
- 穆罕默德·艾哈迈德;阿贾伊·阿南特·英格尔;苏贾特·贾米尔 - 高通股份有限公司
- 2006-11-02 - 2009-01-14 - G06F9/355
- 本发明揭示一种算术逻辑和移位装置，且其包括算术逻辑单元，所述算术逻辑单元具有：第一输入，其用以从第一寄存器端口接收第一操作数；第二输入，其用以从第二寄存器端口接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器单元，且在第二模式中选择性地提供算术输出。此外，所述算术逻辑和移位装置包括可编程移位器装置，所述可编程移位器装置具有：第一输入，其用以从所述存储器单元接收数据；第二输入，其用以接收所述算术输出；第三输入，其用以接收计算机执行指令的操作码；和移位输出，其用以提供移位数据。
- 用于可缩放可编程的循环式缓冲器的指针计算方法及系统-200680046767.1
- 埃里希·普罗恩德克;卢西恩·科德雷斯库;穆罕默德·艾哈迈德;曾茂;苏贾特·贾米尔;威廉·C·安德森 - 高通股份有限公司
- 2006-10-20 - 2008-12-24 - G06F9/355
- 本发明揭示用于处理用于包括在通信(例如CDMA)系统中的多种应用的数字信号的技术。通过确立循环式缓冲器的长度、与2的幂对准的起始地址及位于距离所述起始地址所述长度处且比所述长度大出不到2的幂的终止地址来确定循环式缓冲器内的指针位置。所述方法及系统确定循环式缓冲器内的地址的当前指针位置、起始地址与终止地址之间的位的跨步值、循环式缓冲器内的将当前指针位置加到所述跨步值的新指针位置。经调整的指针位置通过所述新指针位置与所述长度的算术运算而在所述循环式缓冲器内。
- 用32位微处理器中的4字节和8字节页面表表目实现线性地址扩展以及到物理存储器上的映射-00804939.4
- S·沙希扎德;B·E·比贝;D·B·帕沃斯;F·宾斯;R·P·科维尔 - 英特尔公司
- 2000-02-29 - 2004-05-12 -
- 一种处理器能够提供高于32位的扩展线性地址。通过将某个线性地址和某个段选择符扩展衔接一起就可以形成一个扩展的线性地址，或者把两个寄存器中的值衔接一起也可以。线性地址向物理地址转换是分级实现的，该转换在分级体系中的所属级别与该线性地址是否是扩展的线性地址有关。
- 模寻址-01821422.3
- R·伊努埃;R·科拉戈特拉;R·苏达卡尔 - 英特尔公司;模拟设备股份有限公司
- 2001-12-28 - 2004-03-17 -
- 在一个实施例中，描述了用于处理器的模寻址单元，包括多个加法器，以并行产生未纠正的模地址和至少一个纠正的目标模地址。比较器选择目标模地址中的一个，作为循环缓冲器的基址(b)、循环缓冲器的长度(L)，索引地址(I)和修改值(M)的函数。在一个实施例中，比较器当I+M
- 高效微处理器体系结构-00804811.8
- P·W·登特 - 艾利森公司
- 2000-03-08 - 2002-04-03 -
- 一种处理器体系结构与相关方法改进存储器存储效率并从而降低功耗。新的寻址模式将大多数指令的长度减小到一或两个字节,包含立即寻址32位地址在内。整个指令集提供利用变址寄存器与累加器的全部算术与逻辑运算,同时减少外部存储器存取。
- 特别适于译码数字音频信号的数字信号处理器-98811213.2
- Y·K·谭;A·奥泽基;T·福库施马 - 索尼电子有限公司
- 1998-09-09 - 2001-01-03 -
- 一种特别适于译码数字音频信号的数字信号处理器(10)。处理器的桶形移位器(32)包括逻辑电路,使得涉及逻辑操作和移位的组合的操作,能通过组合的桶形移位器/逻辑单元一次性执行,无需分别多次通过桶形移位器和ALU－这要需要更多的指令周期。处理器的地址发生器(30)含有将表的基址的最高位连结到变址的最低位的电路,由此迅速生成表中变址单元的地址。
- 专利分类
