“Z·司珀勃”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]用于8位浮点矩阵点积指令的装置、方法和系统-CN202310859375.2在审
发明人： N·梅勒普迪;A·F·海内克;R·凡伦天;M·J·查尼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-12-08 - 公布日： 2023-10-13 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于8位浮点矩阵点积指令的装置、方法和系统。描述了涉及8位浮点矩阵点积指令的系统、方法和装置。处理器实施例包括：取出电路，用于取出指令，该指令具有用于指定操作码和具有单精度元素的目的地矩阵的位置、第一源矩阵的位置和第二源矩阵的位置的字段，源矩阵具有各自包括8位浮点值的四元组的元素，该操作码用于指示执行电路用于引起：对于第一源矩阵的每个元素和第二源矩阵的对应元素，将8位浮点值转换为单精度值，将不同对的经转换的单精度值相乘以生成多个结果，并且将结果与目的地矩阵的对应元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如操作码所指定地对经解码的指令作出响应。
用于浮点矩阵指令装置方法系统

[发明专利]用于16比特浮点矩阵点积指令的装置、方法和系统-CN202211025708.3在审
发明人： M·阿德尔曼;R·凡伦天;D·鲍姆;A·格雷德斯廷;S·卢巴诺维奇;R·舍米;Z·司珀勃;A·海内克;C·休斯;E·吉奥加纳斯;M·查尼;A·纳尔基斯;R·拉波波特;B·济夫;Y·波拉克;N·贾殷;Y·阿克豪里;B·加内什;R·普尔纳查得兰;G·布杜赫 -专利权人：英特尔公司
申请日： 2022-08-25 - 公布日： 2023-03-31 - 主分类号： G06F17/16 文献下载
摘要：本申请公开了用于16比特浮点矩阵点积指令的装置、方法和系统。系统、方法和装置涉及基于稀疏度的FMA。在一些示例中，单个FMA指令的实例具有用于操作码的一个或多个字段、用于标识源/目的地矩阵操作对象的一个或多个字段、用于标识第一多个源矩阵操作对象的一个或多个字段、用于标识第二多个矩阵操作对象的一个或多个字段，其中，操作码用于指示出执行电路要进行：基于来自第二多个矩阵操作对象中的第一矩阵操作对象的稀疏度控制，从第一多个源矩阵操作对象选择数据元素的适当子集；以及执行FMA。
用于 16 比特浮点矩阵指令装置方法系统

[发明专利]用于8位浮点矩阵点积指令的装置、方法和系统-CN202111490110.7在审
发明人： N·梅勒普迪;A·F·海内克;R·凡伦天;M·J·查尼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-12-08 - 公布日： 2022-07-01 - 主分类号： G06F9/38 文献下载
摘要：本申请公开了用于8位浮点矩阵点积指令的装置、方法和系统。描述了涉及8位浮点矩阵点积指令的系统、方法和装置。处理器实施例包括：取出电路，用于取出指令，该指令具有用于指定操作码和具有单精度元素的目的地矩阵的位置、第一源矩阵的位置和第二源矩阵的位置的字段，源矩阵具有各自包括8位浮点值的四元组的元素，该操作码用于指示执行电路用于引起：对于第一源矩阵的每个元素和第二源矩阵的对应元素，将8位浮点值转换为单精度值，将不同对的经转换的单精度值相乘以生成多个结果，并且将结果与目的地矩阵的对应元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如操作码所指定地对经解码的指令作出响应。
用于浮点矩阵指令装置方法系统

[发明专利]用于散列指令的装置、方法和系统-CN202210347963.3在审
发明人： R·舍米;Z·司珀勃;W·费格哈利;V·戈帕尔;A·格雷德斯廷;S·卢巴诺维奇;S·格尔雷;I·艾尔布瑞克特;J·多维科;J·亚勒露兹;I·安奈蒂 -专利权人：英特尔公司
申请日： 2020-03-03 - 公布日： 2022-05-27 - 主分类号： G06F9/302 文献下载
摘要：本申请公开了用于散列指令的装置、方法和系统。一种处理器包括解码电路和执行电路。解码电路用于对指令解码，该指令包括用于根据SM3散列标准的轮的32位的状态元素A、B、C、D、E、F、G和H的至少一个第一字段以及标识输入消息的至少一个第二字段。执行电路用于执行经解码的指令，以：分别将状态元素C、D、G、H循环左移9位、9位、19位、19位；对输入消息、状态元素A、B、经循环移位的状态元素C、D、状态元素E、F、经循环移位的状态元素G、H执行根据SM3散列标准的两轮以生成经更新的状态元素A、B、E、F；以及将经更新的状态元素A、B、E、F存储到由指令指定的位置中。
用于指令装置方法系统

[发明专利]用于散列指令的装置、方法和系统-CN202210136333.1在审
发明人： R·舍米;Z·司珀勃;W·费格哈利;V·戈帕尔;A·格雷德斯廷;S·卢巴诺维奇;S·格尔雷;I·艾尔布瑞克特;J·多维科;J·亚勒露兹;I·安奈蒂 -专利权人：英特尔公司
申请日： 2020-03-03 - 公布日： 2022-05-17 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于散列指令的装置、方法和系统。一种处理器包括解码电路和执行电路。解码电路用于对指令解码，该指令包括用于根据SM3散列标准的轮的32位的状态元素A、B、C、D、E、F、G和H的至少一个第一字段以及标识输入消息的至少一个第二字段。执行电路用于执行经解码的指令，以：分别将状态元素C、D、G、H循环左移9位、9位、19位、19位；对输入消息、状态元素A、B、经循环移位的状态元素C、D、状态元素E、F、经循环移位的状态元素G、H执行根据SM3散列标准的两轮以生成经更新的状态元素A、B、E、F；以及将经更新的状态元素A、B、E、F存储到由指令指定的位置中。
用于指令装置方法系统

[发明专利]用于转换16位浮点格式的指令的装置、方法和系统-CN202110987430.7在审
发明人： A·F·海奈克;R·凡伦天;M·J·查尼;M·阿德尔曼;C·J·休斯;E·吉奥加纳斯;Z·司珀勃;A·格雷德斯廷;S·卢巴诺维奇 -专利权人：英特尔公司
申请日： 2021-08-26 - 公布日： 2022-04-12 - 主分类号： G06F9/30 文献下载
摘要：描述了与用于转换16位浮点格式的指令有关的系统、方法和装置。在一个实施例中，处理器包括：取出电路，用于取出单条指令，该单条指令具有用于指定操作码、源向量的位置和目的地向量的位置的字段，源向量包括N个数量的多个16位半精度浮点元素，目的地向量用于存储N个数量的多个16位bfloat浮点元素，操作码用于指示执行电路用于将源向量的元素中的每个元素从16位半精度浮点格式转换为16位bfloat浮点格式并将每个经转换的元素存储到目的地向量的对应位置中；解码电路，用于将取出的单条指令解码为经解码的单条指令；以及执行电路，用于如操作码所指定地对经解码的单条指令作出响应。
用于转换 16 浮点格式指令装置方法系统

[发明专利]用于动态调整处理器特征的技术-CN202010561493.1在审
发明人： A·乔汉;J·高尔;F·萨拉;L·拉帕波特;Z·司珀勃;A·尧厄兹;S·萨布拉蒙尼 -专利权人：英特尔公司
申请日： 2020-06-18 - 公布日： 2021-03-19 - 主分类号： G06F9/48 文献下载
摘要：本申请公开了用于动态调整处理器特征的技术。处理器包括微架构特征和动态调整单元(DTU)电路。处理器分别在微架构特征被禁用和被启用的情况下对于第一和第二执行窗口执行程序。DTU电路自动判定处理器在第二执行窗口中是否实现了更差的性能。响应于确定处理器在第二执行窗口中实现了更差的性能，DTU电路更新用于程序的所选择地址的有用性状态以表示更差的性能。响应于在微架构特征被启用的情况下处理器实现了更差的性能的多个连续确定，DTU电路自动更新有用性状态以表示经确认的差状态。响应于有用性状态表示经确认的差状态，DTU电路对于第二执行窗口之后的执行窗口针对所选择地址自动禁用微架构特征。描述并要求保护其他实施例。
用于动态调整处理器特征技术

[发明专利]在硬件中检测条件分支的动态控制流重汇聚点-CN202010200124.X在审
发明人： A·乔汉;F·萨拉;J·高尔;Z·司珀勃;L·拉帕波特;A·尧厄兹;S·萨布拉蒙尼 -专利权人：英特尔公司
申请日： 2020-03-20 - 公布日： 2021-01-19 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了在硬件中检测条件分支的动态控制流重汇聚点。与用于关键分支的自动断言的硬件有关的系统、方法和装置。在一个实施例中，处理器核包括：解码器，用于将指令解码为经解码的指令；执行单元，用于执行经解码的指令；分支预测期电路，用于预测分支指令的未来结果；以及分支断言管理器电路，用于禁用对包括分支指令的条件关键分支的所预测的未来结果的使用。
硬件检测条件分支动态控制汇聚

[发明专利]用于利用所选择的舍入来执行浮点加法的系统和方法-CN202010124757.7在审
发明人： S·卢巴诺维奇;A·格雷德斯廷;Z·司珀勃;M·杜塔 -专利权人：英特尔公司
申请日： 2020-02-27 - 公布日： 2020-10-13 - 主分类号： G06F17/16 文献下载
摘要：所公开实施例涉及利用所选择的舍入来执行浮点加法。在一个示例中，处理器包括用于对指令解码并执行该指令的电路，该指令指定第一浮点(FP)源和第二FP源的位置以及操作码，该操作码指示处理器用于：通过将较小的源FP操作数的尾数向右移位FP源的指数之间的差来使FP源对准，从而基于逃逸的任何位生成舍入控制；同时生成FP源的和以及FP源的和加1，这些和具有模糊‑J位格式，该模糊‑J位格式具有附加的J位，如果存在任何进位输出；基于舍入控制选择这些和中的一个和；以及生成结果，该结果包括所选择的和的从最高有效的非零J位开始的、尾数宽度数量的最高有效的位。
用于利用选择舍入来执行浮点加法系统方法

[发明专利]用于矩阵操作加速器的转置指令的装置、方法和系统-CN202010127715.9在审
发明人： A·格雷德斯廷;S·卢巴诺维奇;S·梅勒;Z·司珀勃;J·亚勒露兹;R·瓦伦蒂恩 -专利权人：英特尔公司
申请日： 2020-02-28 - 公布日： 2020-10-13 - 主分类号： G06F9/30 文献下载
摘要：描述了关于矩阵操作加速器的系统、方法和装置。在一个实施例中，处理器包括：矩阵操作加速器电路，包括融合乘法累加电路的二维网格；第一多个寄存器，表示输入二维矩阵，该第一多个寄存器耦合至矩阵操作加速器电路；耦合至矩阵操作加速器电路的核的解码器，用于将指令解码为经解码的指令；以及核的执行电路，用于执行经解码的指令，以使融合乘法累加电路的二维网格在矩阵操作加速器电路处于转置模式时形成输入二维矩阵的转置。
用于矩阵操作加速器指令装置方法系统

[发明专利]用于散列指令的装置、方法和系统-CN202010139487.7在审
发明人： R·舍米;Z·司珀勃;W·费格哈利;V·戈帕尔;A·格雷德斯廷;S·卢巴诺维奇;S·格尔雷;I·艾尔布瑞克特;J·多维科;J·亚勒露兹;I·安奈蒂 -专利权人：英特尔公司
申请日： 2020-03-03 - 公布日： 2020-10-09 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了用于散列指令的装置、方法和系统。一种处理器包括解码电路和执行电路。解码电路用于对指令解码，该指令包括用于根据SM3散列标准的轮的32位的状态元素A、B、C、D、E、F、G和H的至少一个第一字段以及标识输入消息的至少一个第二字段。执行电路用于执行经解码的指令，以：分别将状态元素C、D、G、H循环左移9位、9位、19位、19位；对输入消息、状态元素A、B、经循环移位的状态元素C、D、状态元素E、F、经循环移位的状态元素G、H执行根据SM3散列标准的两轮以生成经更新的状态元素A、B、E、F；以及将经更新的状态元素A、B、E、F存储到由指令指定的位置中。
用于指令装置方法系统

[发明专利]一种组合指令的技术-CN200610111159.6有效
发明人： R·瓦伦蒂恩;I·阿乃提;Z·司珀勃;I·奥泽尔;G·普瑞布什;A·雷波韦茨 -专利权人：英特尔公司
申请日： 2006-08-08 - 公布日： 2008-01-23 - 主分类号： G06F9/22 文献下载
摘要：一种微操作(uop)融合技术。更具体地，本发明的实施例涉及了将源自两条或多条指令的两个或多个uop相融合的技术。
一种组合指令技术

1
共 12 条