“Y·弗兰斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]用于具有温度依赖性响应的光学元件的温度锁定回路-CN202180071669.8在审
发明人： P·C·蒋;M·拉杰;C·谢;S·Y·陈;S·库玛;S·帕塔纳吉里;P·厄帕德亚亚;Y·弗兰斯 -专利权人：赛灵思公司
申请日： 2021-06-24 - 公布日： 2023-08-01 - 主分类号： H04B10/69 文献下载
摘要：本文所述的实施例一般涉及用于光学元件的温度锁定回路。在一个实施例中，一种设备包括控制器和数模转换器(DAC)。该控制器包括DC可控互阻抗级(DCTS)、纯电路(sheer circuit)和处理器。该DCTS被配置成耦合到光电二极管。该纯电路的输入节点耦合到该DCTS的输出节点。该处理器具有耦合到该纯电路的输出节点的输入节点。该DAC具有耦合到该处理器的输出节点的输入节点并且被配置成耦合到加热器。该处理器被配置成基于由该纯电路输出的信号来控制(i)DCTS以降低该DCTS的该输出节点上的信号的DC分量；和(ii)该DAC的该输出节点上的输出电压。
用于具有温度依赖性响应光学元件锁定回路

[发明专利]用于发射器的正交时钟校正电路-CN201880068090.4有效
发明人：赵海兵;谭吉涵;蒋平川;Y·弗兰斯 -专利权人：赛灵思公司
申请日： 2018-10-02 - 公布日： 2023-03-31 - 主分类号： H03K5/156 文献下载
摘要：一种正交时钟校正(QCC)电路，包括：第一对时钟校正电路(304i，3042)，其分别输出四相时钟信号(122)的同相时钟信号和反相时钟信号(cki，cki_b)；第二对时钟校正电路(3043，3044)其分别输出四相时钟信号(122)的正交相时钟信号和反正交相时钟信号(ckq、ckq_b)；检测电路(308)，被配置为检测在四相时钟信号(122)中的占空比误差和同相/正交相(IQ)相失配；以及校准电路(310)，其被配置为将第一对控制信号(312h、312b)提供给第一对时钟校正电路(304i、3042)的每个时钟校正电路，并将第二对控制信号(312Qi、312Q2)提供给第二对时钟校正电路(3043、3044)的每个时钟校正电路，以基于检测器电路(308)的输出校正占空比误差和IQ相失配。
用于发射器正交时钟校正电路

[发明专利]有源3D堆叠技术中的电感器设计-CN202080081181.9在审
发明人： J·荆;S·吴;X·X·吴;Y·弗兰斯 -专利权人：赛灵思公司
申请日： 2020-10-09 - 公布日： 2022-07-08 - 主分类号： H01L23/522 文献下载
摘要：本文中所描述的示例提供一种用于堆叠式集成电路器件的电感器的隔离设计。一个示例是一种多芯片器件，包括芯片堆叠，该芯片堆叠包括多个芯片，多个芯片的相邻对接合在一起，每个芯片包括半导体衬底以及半导体衬底的前侧上的前侧电介质层；电感器，该电感器设置在多个芯片中的第一芯片的背侧电介质层中，该背侧电介质层位于第一芯片的半导体衬底的与第一芯片的半导体衬底的前侧相对的背侧上；以及隔离壁，该隔离壁从第一芯片的背侧电介质层延伸到前侧电介质层，隔离壁包括第一芯片的贯穿衬底通孔，隔离壁设置在电感器周围。
有源堆叠技术中的电感器设计

[发明专利]光电二极管仿真器、测试电路和仿真光电二极管的方法-CN201880021700.5有效
发明人： M·拉杰;Y·弗兰斯;K-Y·常 -专利权人：赛灵思公司
申请日： 2018-02-26 - 公布日： 2021-01-22 - 主分类号： G01R31/26 文献下载
摘要：一种示例光电二极管仿真器电路(202)包括：第一电流源电路(M1，M2，Iref)；第一和第二晶体管(M4，M5)，其源极耦合在一起并且耦合到第一电流源电路的输出，第二晶体管的漏极耦合到第一节点(N2)；第三晶体管(M7)，耦合在第一晶体管的漏极和复制负载电路(302)之间；第二电流源电路(M3，M6)，耦合到第一节点；电容器(C1)，耦合在第一节点和电气地之间；以及第四晶体管(M8)，其源极耦合到第一节点，并且漏极提供输出电流。
光电二极管仿真器测试电路仿真方法