“V·德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]用于场景重建的近似三线性内插的设备和方法-CN202011548293.9在审
发明人： V·德;R·克里希纳姆尔蒂;A·阿加瓦尔;S·徐;M·卡尔 -专利权人：英特尔公司
申请日： 2020-12-24 - 公布日： 2021-12-31 - 主分类号： G06T1/20 文献下载
摘要：本申请题为“用于场景重建的近似三线性内插的设备和方法”。一种方法，包括：将3D空间划分成包括多个体素的体素网格；将多个距离值与所述多个体素相关联，每个距离值基于与对象的边界的距离；响应于所述3D空间的第一一个或多个体素具有大于阈值的距离值，选择用于使光线步进穿过所述第一一个或多个体素的近似内插模式；检测到达第二一个或多个体素的所述光线，所述第二一个或多个体素具有小于所述第一阈值的距离值；以及响应地选择用于使所述光线步进穿过所述第二一个或多个体素的精确内插模式。
用于场景重建近似线性内插设备方法

[发明专利]用于可编程器件阵列的基于自旋转移矩的存储器元件-CN201280071955.5有效
发明人： A·雷什欧迪伊;J·J·查汉茨;V·德 -专利权人：英特尔公司
申请日： 2012-03-30 - 公布日： 2017-11-17 - 主分类号： G11C11/16 文献下载
摘要：本文公开了半导体器件阵列，例如，现场可编程门阵列(FPGA)和复杂可编程逻辑阵列(CPLA)，其使用了基于高密度自旋转移矩(STT)的存储器元件。基于STT的存储器元件可以是独立的FPGA/CPLA，或者可以被嵌入在微处理器和/或数字信号处理器(DSP)片上系统(SoC)中以提供灵活的设计，从而实现低功率、可升级、安全以及可重构的硬件构架。因为该配置被存储在FPGA/CPLA管芯本身上，所以当器件上电时，每次都从外部存储载入配置的需求被消除了。除了瞬间启动以外，消除配置I/O通信量实现了省电以及引脚数减少。通过消除在外部存储器中存储配置数据的需求来大大提升了安全性。
用于可编程器件阵列基于自旋转移存储器元件

[发明专利]集中式账户信誉-CN200980120880.3有效
发明人： W-Q·郭;V·德;R·陈;G·J·赫尔腾;L·黄;V·拉吉凡施 -专利权人：微软公司
申请日： 2009-04-30 - 公布日： 2011-05-04 - 主分类号： G06F21/20 文献下载
摘要：集中式账户信誉系统使用与用户的在线账户相关联的信誉分数来区分不法用户和合法用户。该系统限制不法用户对某些网络服务的访问，而同时最小化其对合法用户的负面影响。该系统可以管理在线账户的生命周期，考虑在整个账户网络中获取的关于账户的数据来计算在线账户信誉分数，并基于在线账户信誉分数分配对网络服务的访问权。例如，可以将信誉分数嵌入在可以被账户网络上的多个服务访问的安全性令牌中，以便每一个服务都可以基于信誉分数来确定要授予相关联的用户账户的适当的访问级别。各种在线账户行为随着时间的推移会提高或减少在线账户的信誉。
集中账户信誉

[发明专利]在低电压操作期间禁用高速缓存部分-CN200910222700.4有效
发明人： C·威尔克森;M·M·克拉;V·德;M·张;J·阿韦拉;J·卡雷特罗卡萨多;P·查帕罗蒙费雷尔;X·贝拉;A·冈萨莱斯 -专利权人：英特尔公司
申请日： 2009-09-30 - 公布日： 2010-05-26 - 主分类号： G06F11/00 文献下载
摘要：本发明为在低电压操作期间禁用高速缓存部分，描述了涉及在低电压操作期间禁用一个或多个高速缓存部分的方法和装置。在一些实施方式中，用于部分高速缓存的一个或多个附加位，指示所述部分高速缓存在Vccmin电平或小于Vccmin电平是否可操作。也描述并请求保护了其他实施方式。
电压操作期间禁用高速缓存部分

[发明专利]用于多相DC－DC变换器的多相变压器-CN200680018297.8有效
发明人： G·施罗姆;P·哈祖哈;J·李;F·帕耶;T·卡尔尼克;V·德 -专利权人：英特尔公司
申请日： 2006-06-30 - 公布日： 2008-05-21 - 主分类号： H02M3/22 文献下载
摘要：提供了一种包括多相变压器的多相DC－DC变换器，所述多相变压器包括多个输入电压端子和变压器输出电压端子，每个输入电压端子与对应的相位相关联。将每一相位分配给所述多个输入电压端子中的一个输入电压端子，以使多相变压器的所述输入电压端子上的纹波电流最小化。
用于多相 dc 变换器变压器

[发明专利]用于存储器贮存单元泄漏抵消方案的设备和方法-CN02810705.5有效
发明人： Y·叶;D·索马塞克哈;V·德;F·哈姆昭格卢 -专利权人：英特尔公司
申请日： 2002-02-11 - 公布日： 2004-12-15 - 主分类号： G11C11/419 文献下载
摘要：描述了一种具有被耦合在第一位线与第二位线之间的多个贮存单元的设备。设备还具有第一晶体管，它预先充电第一位线以及为由任何的多个贮存单元从第一位线抽取的一个或多个泄漏电流提供第一补充电流。设备还具有第二晶体管，它预先充电第二位线以及为由任何的多个贮存单元从第二位线抽取的一个或多个泄漏电流提供第二补充电流。
用于存储器贮存单元泄漏抵消方案设备方法

[发明专利]具有位线泄漏控制的双阈值电压SRAM单元-CN00807119.5有效
发明人： A·克沙瓦兹;K·张;Y·叶;V·德 -专利权人：英特尔公司
申请日： 2000-02-17 - 公布日： 2002-07-03 - 主分类号： G11C11/412 文献下载
摘要：在某些实施例中,本发明包括一个集成电路,该集成电路包括一条位线和一条位线#,多条字线,以及多个存储单元。该存储单元的每一个相应于字线之一条并且每一个包括分别连接在第一和第二存储结点之间的第一和第二通路晶体管,和位线及位线#,分别地相应的字线连接到第一和第二通路晶体管的栅极。存储单元包括交叉连接在第一和第二存储结点之间的第一和第二反相器,其中第一和第二通路晶体管每个具有比第一和第二反相器的晶体管更低的阈值电压。连接到字线的字线电压控制电路有选择性地控制该字线上的字线信号。在某些实施例中,字线电压控制电路认定用于相应于选择为读的一个存储器单元的一个所选择的字线的字线信号并欠驱动用于不相应于所选存储单元的字线的字线信号。
具有泄漏控制阈值电压 sram 单元