“T·P·施派尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]经由基于处理器的设备中的应用门户启用外围设备消息传递-CN202280016048.4在审
发明人： A·克劳瑟;J·S·沃尔格穆思;A·格巴德格辛;G·古普塔;S·伊巴迪安;T·P·施派尔;D·邱 -专利权人：微软技术许可有限责任公司
申请日： 2022-01-27 - 公布日： 2023-10-10 - 主分类号： G06F9/54 文献下载
摘要：本文公开了经由基于处理器的设备中的应用门户启用外围设备消息传递的方法。在一个实施例中，基于处理器的设备包括处理元件(PE)，该处理元件包括应用门户，该应用门户被配置为在逻辑上作为消息存储库操作并且作为地址空间内的应用门户地址公开，该地址空间对通信耦合到基于处理器的设备的外围设备可见。在从外围设备接收到指向应用门户地址的消息后，应用门户控制电路将该消息在应用门户中排队。在一些实施例中，PE还可以提供脱队指令，该脱队指令可以作为应用的部分被执行并且引起应用门户的顶部元件脱队列并被传输给应用。一些实施例可以提供进一步的机制，用于发送成功和/或失败通知，和/或通知应用消息已经被排队。
经由基于处理器设备中的应用门户启用外围设备消息传递

[发明专利]将主存储器视为跟踪日志记录的标记高速缓存行的集合-CN202280016233.3在审
发明人： J·莫拉;T·P·施派尔 -专利权人：微软技术许可有限责任公司
申请日： 2022-01-23 - 公布日： 2023-10-10 - 主分类号： G06F11/07 文献下载
摘要：将主存储器视为用于跟踪日志记录的标记高速缓存行的集合。计算机系统在主存储器内分配多个存储器块和对应的多个标签。每个标签指示被存储在对应存储器块中的数据是否已经被执行跟踪捕获。计算机系统将这些标签与存储器高速缓存中的标签同步，并且管理存储器块的被跟踪状态。这可以包括以下一项或多项：(i)基于标识直接存储器访问操作来设置标签以指示存储器块尚未被捕获，(ii)基于存储器块的页入值是否已经被捕获来设置标签，(iii)基于存储器块是否已经被初始化来设置标签或存储器分类，或者(iv)基于存储器块是否被映射到文件来设置标签或存储器分类。
主存储器视为跟踪日志记录标记高速缓存集合

[发明专利]基于执行许可的高速缓存的写分配-CN201780010875.1有效
发明人： T·A·萨托里乌斯;J·N·迪芬德尔费尔;M·W·莫罗;J·T·布里奇斯;M·S·麦克勒瓦伊内;R·W·史密斯;K·A·多克瑟尔;T·P·施派尔 -专利权人：高通股份有限公司
申请日： 2017-02-08 - 公布日： 2022-08-19 - 主分类号： G06F12/0811 文献下载
摘要：用于管理对高速缓存的存取的系统及方法涉及确定与对所述高速缓存的写入请求的写入地址相关联的一或多个执行许可。所述高速缓存可为用于存储数据以及指令的统一高速缓存。在对于所述写入请求在所述高速缓存中存在写入未命中的情况下，高速缓存控制器可基于所述一或多个执行许可而确定是否实施写入‑分配策略或写入‑不分配策略以用于服务所述写入未命中。所述一或多个执行许可可涉及与所述写入地址相关联的特权等级。产生所述写入请求的产生代理程序的执行许可及可从所述写入地址执行的消耗代理程序的执行许可可分别基于所述产生代理程序及所述消耗代理程序的特权等级。
基于执行许可高速缓存分配

[发明专利]基于对废弃寄存器编码指令的处理来废弃存储在处理器中的寄存器中的值-CN202080083834.7在审
发明人： T·A·萨托里乌斯;T·P·施派尔;M·S·麦克勒瓦伊内;J·N·迪芬德尔费尔;R·W·史密斯 -专利权人：微软技术许可有限责任公司
申请日： 2020-11-05 - 公布日： 2022-07-15 - 主分类号： G06F9/30 文献下载
摘要：公开了基于处理废弃寄存器编码指令来废弃存储在处理器中的寄存器中的值。处理器被配置为支持对读和/或写指令的执行，指令包括废弃编码，废弃编码指示其源和/或目标寄存器操作数中的一项或多项将由处理器废弃。被编码为废弃的寄存器意味着存储在这种寄存器中的数据值将不会被指令流中的后续指令使用，因此不需要保留。因此，这种寄存器可以被设置为废弃状态，使得存储在这种寄存器中的数据值可以被忽略以改进性能。作为一个示例，针对具有废弃状态的寄存器的数据值可以被忽略，并且因此不被存储在针对要被切换出的进程的保存的上下文中，从而节省了存储器并且改进了用于进程切换的处理时间。
基于废弃寄存器编码指令处理存储处理器中的

[发明专利]在基于处理器的系统中用于增强用于将虚拟地址（VA）转换为物理地址（PA）的存储器管理单元（MMU）TLB的进程专用的存储器中转换后备缓冲器（TLB）（mTLB）-CN202080079264.4在审
发明人： M·T·文卡塔拉曼;T·P·施派尔 -专利权人：微软技术许可有限责任公司
申请日： 2020-10-28 - 公布日： 2022-07-15 - 主分类号： G06F12/1009 文献下载
摘要：公开了在基于处理器的系统中用于增强用于将虚拟地址(VA)转换为物理地址(PA)的存储器管理单元(MMU)TLB的进程专用的存储器转换后备缓冲器(TLB)(mTLB)。在所公开的示例中，在系统存储器中支持针对每个进程专用的存内TLB，以使得一个进程的高速缓存页表条目不会取代另一个进程的高速缓存页表条目。当进程被调度以在中央处理单元(CPU)中执行时，为该进程所存储的存内TLB地址可以被CPU MMU中的页表遍历器电路用来访问专用的存内TLB，以用于在MMU TLB发生TLB未命中时执行用于执行VA到PA转换的进程。如果存内TLB发生TLB未命中，则页表遍历器电路可以遍历MMU中的页表。
基于处理器系统用于增强虚拟地址 va 转换物理地址 pa 存储器管理单元 mmu

[发明专利]在基于处理器的设备中提供快速存储器废弃-CN202080084223.4在审
发明人： T·A·萨托里乌斯;T·P·施派尔;M·S·麦克勒瓦伊内;J·N·迪芬德尔费尔 -专利权人：微软技术许可有限责任公司
申请日： 2020-11-05 - 公布日： 2022-07-12 - 主分类号： G06F9/30 文献下载
摘要：公开了在基于处理器的设备中提供快速存储器废弃。就此而言，基于处理器的设备的指令集体系架构(ISA)提供存储器加载指令，存储器加载指令指示来自存储器地址的最终存储器加载操作(即，在由存储器加载指令表示的存储器加载操作被执行之后，存储器地址处的值不需要被维护)。在由基于处理器的设备的执行流水线接收到存储器加载指令后，与存储器加载指令的存储器地址相对应的条目在基于处理器的设备的系统存储器外部的中间存储器中被定位，并且被用以执行最终存储器加载操作。在使用条目执行最终存储器加载操作之后，针对条目的废弃指示符的值被设置以指示条目在其内容被写入系统存储器之前能够被重新使用。
基于处理器设备提供快速存储器废弃

[发明专利]促进基于处理器的设备中的页表条目（PTE）维护-CN202080061397.9在审
发明人： E·F·罗宾森;J·帕纳维奇;T·P·施派尔 -专利权人：微软技术许可有限责任公司
申请日： 2020-06-17 - 公布日： 2022-04-08 - 主分类号： G06F12/0811 文献下载
摘要：公开了促进基于处理器的设备中的页表条目(PTE)维护。在这方面，基于处理器的设备包括处理元件(PE)，处理元件(PE)被配置为支持两种新的一致性状态：遍历器可读(W)和已修改的遍历器可访问(MW)。W一致性状态指示由硬件表遍历器(HTW)对对应的一致性颗粒的读取访问被许可，但是由非HTW代理进行的所有写入操作和所有读取操作被禁止。MW一致性状态指示一致性颗粒的仅对HTW可见的、被缓存的副本可能存在于其他高速缓存中。在一些实施例中，每个PE还被配置为支持用于修改PTE的SP‑PTE字段的特殊页表条目(SP‑PTE)字段存储指令，以向PE的本地高速缓存指示：对应的一致性颗粒应该转变为MW状态，并且向远程本地高速缓存指示：一致性颗粒的副本应该更新它们的一致性状态。
促进基于处理器设备中的条目 pte 维护

[发明专利]在基于处理器的设备中优化对页表条目的访问-CN202080058258.0在审
发明人： T·P·施派尔 -专利权人：微软技术许可有限责任公司
申请日： 2020-06-15 - 公布日： 2022-03-29 - 主分类号： G06F12/0882 文献下载
摘要：公开了在基于处理器的设备中优化对页表条目的访问。在该方面，基于处理器的设备的执行流水线的指令解码级接收包括虚拟存储器地址的存储器访问指令。基于处理器的设备的页表行走器电路基于存储器访问指令确定要遍历的页表行走级别的数目T，其中T大于零(0)并且小于或等于完全转换虚拟存储器地址所需要的页表行走级别的数目。页表行走器接下来执行多级页表的T个页表行走级别的页表行走，并且标识与第T页表行走级别的页表条目相对应的物理存储器地址。然后，基于处理器的设备使用物理存储器地址执行由存储器访问指令指示的存储器访问操作。
基于处理器设备优化页表条目的访问

[发明专利]基于范围的显式数据流处理器和有关的计算机可读介质和方法-CN202080022352.0在审
发明人： G·古普塔;M·S·麦克勒瓦伊内;R·W·史密斯;T·P·施派尔;D·T·哈珀三世 -专利权人：微软技术许可有限责任公司
申请日： 2020-03-09 - 公布日： 2021-11-02 - 主分类号： G06F9/38 文献下载
摘要：示例性的基于范围(reach)的显式数据流处理器以及有关的计算机可读介质和方法。基于范围的显式数据流处理器被配置为支持执行生产者指令，生产者指令是利用旨在消耗由生产者指令所生产的值的消费者指令的显式命名来编码的。基于范围的显式数据流处理器被配置为作为处理生产者指令的结果，将可用的生产值作为显式所命名的消费者指令的输入。基于范围的显式数据流处理器支持执行生产者指令，生产者指令基于使用生产者指令作为从生产者指令的相对参考点来显式地命名消费者指令。该基于范围的显式命名架构不需要指令被分组在指令块中，以支持用于消费者指令的显式命名的固定块参考点，并且因此不被限于仅在生产者指令的同一指令块内消费者指令的显式命名。
基于范围数据流处理器有关计算机可读介质方法

[发明专利]基于票证的请求流控制-CN202080018471.9在审
发明人： J·G·麦克唐纳;G·M·德拉帕拉;E·F·罗宾森;T·P·施派尔;K·N·马吉尔;R·G·霍夫曼 -专利权人：高通股份有限公司
申请日： 2020-03-04 - 公布日： 2021-11-02 - 主分类号： G06F9/50 文献下载
摘要：公开了在具有一个或多个主机和一个或多个从机的处理系统中的出票流控制机制。在一个方面中，目标从机从请求主机接收请求。如果所述目标从机不可用于服务于所述请求，则用于所述请求的票证被提供给所述请求主机。当所述目标从机中的资源变得可用时，消息针对所述请求主机被广播以更新所述票证值。当所述票证值已经被更新到最终值时，所述请求主机可以重传所述请求。
基于票证请求控制

[发明专利]组合加载指令或存储指令-CN201980055599.X在审
发明人： H·塔克尔;T·P·施派尔;R·W·史密斯;K·雅格特;J·N·迪芬德尔费尔;M·莫罗;P·戈沙尔;Y·C·特克蒙;B·斯坦普尔;李相勋;M·加格 -专利权人：高通股份有限公司
申请日： 2019-06-17 - 公布日： 2021-04-09 - 主分类号： G06F9/30 文献下载
摘要：本文中公开的各个方面涉及在处理计算机处理器中的指令时，组合用以从存储器加载数据或将数据存储在存储器中的指令。更具体地，参考共同基址寄存器并且未充分利用可用总线宽度的多个存储器访问指令的至少一个模式可以在处理器流水线中被标识。响应于确定多个存储器访问指令将相邻存储器或能够适合在单个缓存行上的非邻接存储器作为目标，多个存储器访问指令可以在处理器流水线内被替换为一个等效存储器访问指令，该等效存储器访问指令比被替换的存储器访问指令中的任何存储器访问指令利用更大的可用总线宽度。
组合加载指令存储

[发明专利]减少由于地址转换缺失而引起的管线暂缓的方法、装置和系统-CN201980056820.3在审
发明人： P·戈沙尔;N·乔杜里;R·拉贾戈帕兰;P·埃比勒;B·斯坦普尔;D·S·雷;T·P·施派尔 -专利权人：高通股份有限公司
申请日： 2019-08-26 - 公布日： 2021-04-09 - 主分类号： G06F12/1027 文献下载
摘要：提出了一种用于减少由于地址转换缺失引起的管线暂缓的方法、装置和系统。一种装置包括：存储器访问指令管线，耦合到存储器访问指令管线的转换后备缓冲器，以及耦合到TLB和存储器访问指令管线两者的TLB缺失队列。TLB缺失队列被配置为选择性地存储第一存储器访问指令连同与第一存储器访问指令相关联的信息，由于第一存储器访问指令在TLB中缺失，第一存储器访问指令已经被从存储器访问指令管线移除。TLB缺失队列还被配置为将第一存储器访问指令重新引入到存储器访问指令管线，存储器访问指令管线与地址转换的返回相关联，该地址转换与第一存储器访问指令有关。
减少由于地址转换缺失引起管线暂缓方法装置系统

[发明专利]用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统-CN201980055916.8在审
发明人： L·颜;N·乔杜里;P·戈沙尔;T·P·施派尔;B·M·斯坦普尔;W·J·麦卡沃伊;P·埃比勒 -专利权人：高通股份有限公司
申请日： 2019-08-26 - 公布日： 2021-04-02 - 主分类号： G06F12/0888 文献下载
摘要：公开了用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统。装置可以包括高速缓存和耦合到高速缓存上的收集缓冲器。收集缓冲器可以被配置为存储多个高速缓存行，多个高速缓存行中的每个高速缓存行与存储指令相关联。收集缓冲器还可以被配置为确定与第一存储指令相关联的第一高速缓存行是否应当在高速缓存中被分配。如果与第一存储指令相关联的第一高速缓存行在高速缓存中待分配，则收集缓冲器被配置为发出预写请求以获取对与第一存储指令相关联的第一高速缓存行的独占高速缓存一致性状态。
用于存储指令独占高速缓存一致性状态方法装置系统

[发明专利]用于存储存储器加密领域密钥ID的方法、装置和系统-CN201980054642.0在审
发明人： D·拉斯科;R·阿万茨;T·P·施派尔;H·阿伯达拉米德;V·瑟蒂 -专利权人：高通股份有限公司
申请日： 2019-08-22 - 公布日： 2021-03-30 - 主分类号： G06F21/72 文献下载
摘要：公开了一种用于存储存储器加密领域密钥ID的方法、装置和系统。一种方法包括：使用物理地址访问存储器所有权表，以确定与该物理地址相关联的领域ID；使用该领域ID访问密钥ID关联结构，以确定与该领域ID相关联的领域密钥IS；以及基于该领域密钥ID来发起存储器事务。一旦被取回，领域密钥ID就可以存储在转换后备缓冲器中。
用于存储存储器加密领域密钥 id 方法装置系统

[发明专利]具有不等量值跨距的预提取机制-CN201780072422.1在审
发明人： T·A·萨托里乌斯;J·N·迪芬德尔费尔;T·P·施派尔;M·S·麦克勒瓦伊内;M·W·莫罗 -专利权人：高通股份有限公司
申请日： 2017-12-15 - 公布日： 2019-07-05 - 主分类号： G06F12/0862 文献下载
摘要：系统及方法是关于涉及不等量值跨距值的预提取机制。可检测连续跨距值之间的不等量值函数关系，其中所述跨距值是基于连续载入指令的目标地址之间的距离。可确定用于预提取数据的至少一下一跨距值，其中所述下一跨距值是基于所述不等量值函数关系及先前跨距值。数据预提取可从基于所述下一跨距值及先前目标地址计算出的至少一个预提取地址进行。所述不等量值函数关系可包含对应于对分搜索算法的对数关系。
跨距预提取函数关系目标地址计算对分搜索对数关系机制系统连续跨距目标地址可检测算法载入指令

1
2
下一页»
尾页
共 17 条