“S.L.涂”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]雪崩鲁棒性LDMOS-CN201980019750.4在审
发明人： S.L.涂;V.库什纳;E.范恩 -专利权人：斯兰纳亚洲有限公司
申请日： 2019-03-22 - 公布日： 2020-10-30 - 主分类号： H01L29/78 文献下载
摘要：一种半导体设备包括形成在衬底上方的有源区。所述有源区包括FET和二极管。所述FET包括一个或多个FET指。每个FET指包括FET源极区、FET漏极区和横向FET栅极电极。所述二极管包括一个或多个二极管指。所述二极管指中的每一个包括电耦合到所述FET源极区的二极管阳极区、电耦合到所述FET漏极区的二极管阴极区以及电耦合到所述二极管阳极区并与所述横向FET栅极电极电隔离的横向二极管栅极电极。所述FET指为所述半导体设备的有源指，并且所述二极管指为所述半导体设备的虚设指。所述二极管被配置为钳位跨所述FET漏极区和所述FET源极区产生的最大电压。
雪崩鲁棒性 ldmos

[发明专利]包括至少一个横向扩散场效应晶体管的半导体结构-CN201910738640.5在审
发明人： T.拉曼;S.L.涂 -专利权人：斯兰纳亚洲有限公司
申请日： 2019-08-12 - 公布日： 2020-02-21 - 主分类号： H01L29/78 文献下载
摘要：描述了一种包括至少一个横向扩散场效应晶体管的半导体结构。所述结构包括源极接触件和栅极屏蔽件，所述栅极屏蔽件使将源极区/主体区电连接到所述栅极屏蔽件的欧姆区的线宽能够小于最小接触特征大小。所述栅极屏蔽件限定：底部凹陷部，所述底部凹陷部用于形成所述源极接触件的较窄底部部分；以及区段，所述区段随着与所述欧姆区相距的距离而向外张开以在所述欧姆区上方并横向越过所述欧姆区延伸。通过为所述源极接触件提供较宽区域，所述栅极屏蔽件的所述张开部分允许所述栅极屏蔽件的接触所述欧姆区的部分比所述最小接触特征大小窄。因此，可减小所述横向扩散场效应晶体管的单元间距。
包括至少一个横向扩散场效应晶体管半导体结构

[发明专利]引线框架和集成电路连接布置-CN201880012873.0在审
发明人： S.L.涂;M.A.斯图伯;B.塔斯巴斯;S.B.莫林;R.蒋 -专利权人：斯兰纳亚洲有限公司
申请日： 2018-02-14 - 公布日： 2019-10-15 - 主分类号： H01L25/16 文献下载
摘要：一种半导体封装包括：引线框架，所述引线框架具有周边封装引线和电连接器；单个半导体管芯，所述单个半导体管芯具有后侧电触点和前侧电触点；导电夹(“夹”)；以及顶部半导体管芯，所述顶部半导体管芯具有前侧和后侧。所述单个半导体管芯包括两个或更多个晶体管。所述半导体管芯的所述前侧电触点中的两者或更多者电耦合并被物理安装到所述引线框架的相应的电触点。所述夹的电接触表面电耦合并被物理安装到所述引线框架的电连接器。所述夹的另一电接触表面被物理安装并电耦合到所述半导体管芯的所述后侧电触点。所述顶部半导体管芯的所述后侧被物理安装到所述导电夹的另一表面。
半导体管芯引线框架电触点电接触表面电连接器导电夹电耦集成电路连接半导体封装周边封装电耦合合并晶体管

[发明专利]用于集成的横向扩散场效应晶体管的连接布置-CN201880012876.4在审
发明人： S.L.涂;M.A.斯图伯;B.塔斯巴斯;S.B.莫林;R.蒋 -专利权人：斯兰纳亚洲有限公司
申请日： 2018-02-14 - 公布日： 2019-10-15 - 主分类号： H01L29/772 文献下载
摘要：在半导体衬底上方的有源层中，一种半导体装置具有包括源极、漏极和栅极的第一横向扩散场效应晶体管(LDFET)，以及包括源极、漏极和栅极的第二LDFET。所述第一LDFET的所述源极和所述第二LDFET的所述漏极电连接到公共节点。在所述有源层上方形成第一正面触点和第二正面触点，并且形成电连接到所述半导体衬底的衬底触点。所述第一正面触点、所述第二正面触点和所述衬底触点中的每一者电连接到所述第一LDFET的所述漏极、所述第二LDFET的所述源极和所述公共节点中不同的相应一者。
触点衬底漏极源极电连接场效应晶体管公共节点横向扩散源层半导体半导体装置连接布置

[发明专利]用于最小化串扰的集成电路连接布置-CN201880012916.5在审
发明人： S.L.涂;M.A.斯图伯;B.塔斯巴斯;S.B.莫林;R.蒋 -专利权人：斯兰纳亚洲有限公司
申请日： 2018-02-14 - 公布日： 2019-10-08 - 主分类号： H01L25/065 文献下载
摘要：一种半导体封装，包括：引线框架，其具有周边封装引线和接地电压引线；底部半导体管芯，其倒装芯片安装到所述引线框架；以及顶部半导体管芯。所述底部半导体管芯具有：第一正面有源层，其具有电连接到所述引线框架的第一正面电触点；第一背面部分；以及隐埋氧化物层，其位于所述第一正面有源层与所述第一背面部分之间。所述顶部半导体管芯安装到所述第一背面部分。所述第一正面有源层包括通过背面电连接经由所述隐埋氧化物层电连接到所述第一背面部分的电路。所述底部半导体管芯的所述第一背面部分通过所述第一正面电触点中的第一电触点电连接到所述接地电压引线，以最小化串扰。
半导体管芯背面电连接引线框架电触点源层隐埋氧化物层最小化串扰接地电压倒装芯片安装集成电路连接半导体封装周边封装电路