“R.埃斯特夫”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]具有集成的肖特基结的SiC功率半导体器件-CN201911119708.8有效
发明人： C.莱恩德茨;R.埃斯特夫;A.毛德;A.迈泽;B.齐佩利乌斯 -专利权人：英飞凌科技股份有限公司
申请日： 2019-11-15 - 公布日： 2023-01-13 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了具有集成的肖特基结的SiC功率半导体器件。提供了SiC器件和对应的制造方法的实施例。在一些实施例中，SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及与在其他栅极沟槽的底部处的SiC材料一起形成的非线性结。在其他实施例中，SiC器件具有在栅极沟槽的底部处并且被布置成行的屏蔽区，所述行在与沟槽的纵向延伸横切的方向上延伸。在又其他实施例中，SiC器件具有屏蔽区和非线性结，并且其中屏蔽区被布置成行，所述行在与沟槽的纵向延伸横切的方向上延伸。
具有集成肖特基结 sic 功率半导体器件

[发明专利]通过去除非晶化的部分来制造碳化硅半导体器件的方法-CN201610867810.6有效
发明人： T.艾兴格;W.贝格纳;R.埃斯特夫;D.屈克;D.彼得斯;V.珀纳里厄;G.赖因瓦尔德;R.鲁普;G.乌内格 -专利权人：英飞凌科技股份有限公司
申请日： 2016-09-30 - 公布日： 2020-04-10 - 主分类号： H01L21/04 文献下载
摘要：本发明涉及通过去除非晶化的部分来制造碳化硅半导体器件的方法。形成从主表面（101a）延伸到晶体碳化硅半导体层（100a）中的沟槽（190）。形成包括掩模开口（401）的掩模（400），所述掩模开口（401）暴露出沟槽（190）以及围绕沟槽（190）的主表面（101a）的缘边段（105）。通过用粒子束（990）照射，非晶化由掩模开口（401）暴露出的半导体层（100a）的第一部分（181）以及在掩模开口（401）的垂直投影以外的且直接邻接于第一部分（181）的第二部分（182）。非晶化的第二部分（182）的垂直延伸随着与第一部分（181）的距离增大而逐渐减小。去除非晶化的第一和第二部分（181、182）。
通过除非部分制造碳化硅半导体器件方法

[发明专利]半导体器件和用于形成半导体器件的方法-CN201910283859.0在审
发明人： J.P.康拉特;W.贝格纳;R.埃斯特夫;R.盖斯贝格尔;F.格拉泽;J.希尔森贝克;R.K.约施;S.克拉姆普;S.克里韦克;G.卢皮纳;楢桥浩;A.韦尔克尔;S.韦勒特 -专利权人：英飞凌科技股份有限公司
申请日： 2019-04-10 - 公布日： 2019-10-22 - 主分类号： H01L23/29 文献下载
摘要：一种半导体器件，其包括布置在半导体衬底上的接触金属化层、布置在半导体衬底上的无机钝化结构、以及有机钝化层。位于接触金属化层和无机钝化结构之间的有机钝化层垂直地位于比位于无机钝化结构顶部上的有机钝化层的一部分更靠近半导体衬底的位置。
半导体器件有机钝化层钝化结构衬底半导体接触金属化层垂直地

[发明专利]半导体器件、结型场效应晶体管和垂直场效应晶体管-CN201410459581.5有效
发明人： R.埃斯特夫;J.康拉特;D.屈克;D.拉福雷;C.乌夫拉尔德;R.鲁普;A.弗克尔;W.维尔纳 -专利权人：英飞凌科技股份有限公司
申请日： 2014-09-11 - 公布日： 2018-02-23 - 主分类号： H01L29/36 文献下载
摘要：本发明涉及半导体器件、结型场效应晶体管和垂直场效应晶体管。根据实施例的半导体器件至少部分地被布置在衬底中或衬底上并且包含形成台面的凹槽，其中该台面沿着到衬底中的方向延伸到凹槽的底平面并且包含第一导电类型的半导体材料，台面的半导体材料至少局部地包含第一掺杂浓度，该第一掺杂浓度不会比底平面更远地延伸到衬底中。该半导体器件进一步包含沿着台面的侧墙至少部分地被布置的导电结构，该导电结构与台面的半导体材料形成肖特基或类肖特基的电接触，其中衬底包括第一导电类型的半导体材料，该第一导电类型的半导体材料至少局部地包括沿着到衬底中的台面的投影的不同于第一掺杂浓度的第二掺杂浓度。
半导体器件场效应晶体管垂直

[发明专利]半导体器件-CN201310604699.8有效
发明人： R.埃斯特夫;D.佩特斯;R.希米尼克 -专利权人：英飞凌科技奥地利有限公司
申请日： 2013-11-26 - 公布日： 2014-06-04 - 主分类号： H01L27/06 文献下载
摘要：本发明涉及半导体器件。一种半导体器件包括集成在半导体主体中的至少两个器件单元。每个器件单元包括：漂移区、源极区、布置在源极区和漂移区之间的漏极区、二极管区、二极管区和漂移区之间的pn结、和具有第一侧壁、与第一侧壁相对的第二侧壁以及底部的沟槽。主体区邻接第一侧壁，二极管区邻接第二侧壁，并且pn结邻接沟槽的底部。每个器件单元进一步包括栅电极，所述栅电极布置在沟槽中并通过栅极电介质与主体区、二极管区和漂移区介电绝缘。所述至少两个器件单元的二极管区在半导体主体的横向方向上远离。
半导体器件