“M.珀尔兹尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法-CN201910131937.5在审
发明人： T.法伊尔;D.克拉韦特;P.加尼切尔;M.珀尔兹尔;C.冯科布林斯基 -专利权人：英飞凌科技奥地利有限公司
申请日： 2019-02-22 - 公布日： 2019-08-30 - 主分类号： H01L23/48 文献下载
摘要：公开了半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法。在实施例中，模块包括第一器件区域中的第一电子器件和第二器件区域中的第二电子器件。第一电子器件被可操作地耦合到第二电子器件以形成电路。第一电子器件的侧面和第二电子器件的侧面嵌入在第一环氧树脂层中并且与第一环氧树脂层直接接触。
电子器件半导体封装半导体模块环氧树脂层电子组件器件区域可操作地侧面耦合到嵌入制造电路

[发明专利]具有体接触与介电间隔部的半导体器件及对应的制造方法-CN201910062909.2在审
发明人：黄伟峻;T.法伊尔;M.珀尔兹尔;M.勒施 -专利权人：英飞凌科技奥地利有限公司
申请日： 2019-01-23 - 公布日： 2019-07-30 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了具有体接触与介电间隔部的半导体器件及对应的制造方法。一种半导体器件包括延伸到半导体衬底的第一主表面中的沟槽，以及在所述沟槽中的栅极电极和栅极电介质。栅极电介质使栅极电极与半导体衬底分离。具有第一导电类型的第一区被形成在所述半导体衬底中位于第一表面处与所述沟槽相邻。具有第二导电类型的第二区被形成在所述半导体衬底中位于所述第一区下方与所述沟槽相邻。具有第一导电类型的第三区被形成在所述半导体衬底中位于所述第二区下方与所述沟槽相邻。半导体衬底中的接触开口延伸到所述第二区中。电绝缘间隔部被设置在由接触开口形成的半导体衬底的侧壁上，并且接触开口中的导电材料邻接所述侧壁上的电绝缘间隔部。
半导体衬底半导体器件接触开口第一导电类型介电间隔部栅极电介质栅极电极第一区电绝缘间隔部体接触侧壁衬底分离导电材料导电类型第一表面主表面邻接延伸制造

[发明专利]具有场电极和场电介质的半导体器件-CN201510413647.1有效
发明人： F.希尔勒;M.珀尔兹尔 -专利权人：英飞凌科技奥地利有限公司
申请日： 2015-07-15 - 公布日： 2019-01-01 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及具有场电极和场电介质的半导体器件。半导体器件（500）包括场电极结构（160），其包括场电极（165）和围绕场电极（165）的场电介质（161）。场电介质（161）包括第一电介质层（161a）和具有比第一电介质层（161a）更小的带隙和更低的导带边缘中的至少一个的第二电介质层（161b）。半导体主体（100）包括围绕场电极结构（160）并直接邻接第一电介质层（161a）的晶体管部分（TS）。晶体管部分（TS）包括源极区（110）、第一漂移区部分（121a）和使源极区（110）与第一漂移区部分（121a）分离的主体区（115）。主体区（115）形成与源极区（110）的第一pn结（pn1）和与第一漂移区部分（121a）的第二pn结（pn2）。
具有电极电介质半导体器件

[发明专利]用于制造半导体器件的方法和半导体器件-CN201510774099.5有效
发明人： M.珀尔兹尔 -专利权人：英飞凌科技奥地利有限公司
申请日： 2015-11-13 - 公布日： 2018-12-07 - 主分类号： H01L21/283 文献下载
摘要：本发明涉及用于制造半导体器件的方法和半导体器件。一种制造半导体器件的方法包括：提供具有主表面（101）的半导体基底（199）和在相邻半导体台面（191、192）之间的沟槽（190）内的栅电极（150）。栅电极（150）通过各自的电介质层与相邻半导体台面（191、192）绝缘。在相邻半导体台面（191、192）中的每个上形成各自的立柱（201、202），从而在沟槽（190）之上在立柱（201、202）之间留下开口（400）。沿各自的立柱侧壁在开口（400）中形成电介质接触间隔物（211、212）以收窄栅电极（150）之上的开口（400）。形成与栅电极（150）具有界面（610）的导体（330）。界面（610）沿栅电极（150）的延伸而延伸，并且导体（330）具有比栅电极（150）的电导率更大的电导率。
用于制造半导体器件方法

[发明专利]具有集成串联电阻的半导体芯片-CN201410407895.0有效
发明人： M.胡茨勒;G.内鲍尔;M.珀尔兹尔;M.勒施;R.西米尼克 -专利权人：英飞凌科技奥地利有限公司
申请日： 2014-08-19 - 公布日： 2018-10-19 - 主分类号： H01L27/06 文献下载
摘要：具有集成串联电阻的半导体芯片。半导体芯片具有：半导体主体，其具有底侧和布置成在垂直方向上远离底侧的顶侧；活跃晶体管区域和非活跃晶体管区域；在半导体主体中形成的漂移区域；用于外部接触半导体芯片的接触端子焊盘以及在半导体主体中形成的多个晶体管单元。晶体管单元中的每一个晶体管单元具有第一电极。多个连接线中的每一个连接线将第一电极中的另一个第一电极电连接到在相应的连接线的连接位置处的接触端子焊盘。连接线中的每一个连接线具有由下列的至少一个形成的电阻区段：连接线区段的局部减小的横截面面积；和局部增加的比电阻。连接位置中的每一个连接位置和电阻区段中的每一个电阻区段被布置在非活跃晶体管区域中。
具有集成串联电阻半导体芯片

[发明专利]半导体器件和使用对准层制造半导体器件的方法-CN201510682462.0有效
发明人： O.布兰克;F.希尔勒;M.珀尔兹尔;M.勒施;叶俐君 -专利权人：英飞凌科技奥地利有限公司
申请日： 2015-10-21 - 公布日： 2018-07-17 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及半导体器件和使用对准层制造半导体器件的方法。第一沟槽（162）从处理表面（101a）延伸到半导体层（100a）中。在处理表面（101a）上形成在第一沟槽（162）的相对于处理表面（101a）的垂直投影中具有掩膜凹陷（211）的对准层（210）。掩膜凹陷（211）的侧壁（212）具有比第一沟槽（162）的侧壁更小的相对于处理表面（101a）的倾角（α）。用辅助材料（430）来填充掩膜凹陷（211）。在第一沟槽（162）之间的半导体层（101a）的台面区段（170）中形成用于栅极结构（150）的栅极沟槽（152），其中，所述辅助材料被用作蚀刻掩膜（431）。
半导体器件处理表面对准层凹陷掩膜半导体层辅助材料侧壁垂直投影蚀刻掩膜栅极沟槽栅极结构台面填充制造延伸

[发明专利]半导体装置和用于制造该半导体装置的方法-CN201410385691.1在审
发明人： O.布兰克;M.珀尔兹尔;M.H.菲勒迈尔;A.伍德 -专利权人：英飞凌科技股份有限公司
申请日： 2014-08-07 - 公布日： 2015-02-11 - 主分类号： H01L29/78 文献下载
摘要：半导体装置和用于制造该半导体装置的方法。本发明涉及半导体装置，该半导体装置具有：具有第一表面的半导体本体；第一沟槽中的IGFET的具有多晶硅的栅电极结构，所述第一沟槽从所述第一表面延伸到所述半导体本体中；以及第二沟槽中的与IGFET的栅电极结构不同并且具有多晶硅的半导体元件，所述第二沟槽从所述第一表面延伸到所述半导体本体中；其中IGFET和与该IGFET不同的半导体元件的多晶硅终结于与所述半导体本体的第一表面邻接的绝缘层的上侧之下。
半导体装置用于制造方法

[发明专利]具有沟槽触点的半导体晶体管及其形成方法-CN201310015239.1有效
发明人： G.埃伦特劳特;M.珀尔兹尔 -专利权人：英飞凌科技奥地利有限公司
申请日： 2013-01-16 - 公布日： 2013-07-17 - 主分类号： H01L21/302 文献下载
摘要：本发明涉及具有沟槽触点的半导体晶体管及其形成方法。在本文中描述的实施例涉及具有沟槽触点的半导体晶体管，特别地涉及一种具有在栅电极下面的场电极的半导体晶体管，并且涉及用于制作具有沟槽触点的半导体晶体管的相关方法。
具有沟槽触点半导体晶体管及其形成方法

[发明专利]用于制造结构元件的方法和具有结构元件的半导体器件-CN201110281238.2有效
发明人： M.珀尔兹尔 -专利权人：英飞凌科技奥地利有限公司
申请日： 2011-09-21 - 公布日： 2012-04-11 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及用于制造结构元件的方法和具有结构元件的半导体器件。根据本发明的方法具有如下特征：提供具有表面的半导体本体；在表面处产生凹进部，其中凹进部从半导体本体的表面在垂直于表面的方向上延伸到半导体本体中并且具有底部和至少一个侧壁；在表面上和在凹进部中产生第一辅助层，使得第一辅助层在凹进部上方构造槽，其中槽具有槽底部和对于半导体本体的表面有在20°到80°的范围中的角度α的至少一个槽侧壁；在槽内部在槽底部处和在至少一个槽侧壁处产生第二辅助层，其中第一辅助层和第二辅助层在相同的表面水平上构造共同的表面并且第二辅助层由不同于第一辅助层的材料制造；以及选择性去除第一辅助层的未被第二辅助层覆盖的区域。
用于制造结构元件方法具有半导体器件

1
共 9 条