“K·S·贝恩斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]用于重复写入存储器的可编程数据样式-CN201780072822.2有效
发明人： S·汤米施玛;K·S·贝恩斯 -专利权人：索尼公司
申请日： 2017-11-07 - 公布日： 2023-06-02 - 主分类号： G06F12/02 文献下载
摘要：用于重复写入存储器的可编程数据样式可以使得能够高效地将数据样式写入多个存储器位置，而无需针对每次写入发送数据样式。在一个实施例中，存储器设备包括：输入/输出(I/O)电路，其用于接收命令；寄存器，其用于存储值，该值用于指示响应于接收到命令要写入的数据样式的源；以及存取电路，其用于响应于接收到命令而基于由寄存器中的值指示的源将数据样式写入存储器。
用于重复写入存储器可编程数据样式

[发明专利]在基于处理器的系统中提供经扩展动态随机存取存储器突发长度-CN201780069229.2有效
发明人： K·S·贝恩斯;W·奎因;王力永 -专利权人：高通股份有限公司
申请日： 2017-11-30 - 公布日： 2023-04-28 - 主分类号： G06F13/16 文献下载
摘要：公开在基于处理器的系统中提供经扩展动态随机存取存储器DRAM突发长度。一方面，一种基于处理器的系统包含提供4位宽数据存取(“x4”)和128位内部数据预取的DRAM电路(例如，安置在公共x4/x8裸片上)。当在x4模式中操作时，所述DRAM电路经配置以提供32位的经扩展DRAM突发长度(“BL32”)。所述DRAM电路从以通信方式耦合到所述DRAM电路的存储器控制器接收存储器读取请求，预取128位数据，并响应于所述存储器读取请求将所有所述128位所获取数据返回到所述存储器控制器。在一些方面，所述DRAM电路还可从所述存储器控制器接收包含128位写入数据的存储器写入命令，并将所述128位写入数据写入到存储器，而无需执行读取/修改/写入RMW操作。
基于处理器系统提供扩展动态随机存取存储器突发长度

[发明专利]基于即将发生的存储器错误的故障感知预测的页脱机-CN202211006114.8在审
发明人：周申;杜小明;李聪;K·S·贝恩斯 -专利权人：英特尔公司
申请日： 2022-08-22 - 公布日： 2023-04-04 - 主分类号： G11C29/00 文献下载
摘要：系统可以基于对可纠正错误模式如何与存储器架构相关的识别来预测系统应该使存储器的哪些页脱机。故障预测可以解释存储器的电路级架构，而不仅是可纠正错误的数量或频率。控制器使存储器的硬件配置与历史错误数据相关，并基于预测不可纠正错误(UE)来生成用于主机操作系统(OS)使其脱机的页的估计。
基于即将发生存储器错误故障感知预测脱机

[发明专利]用于堆叠式存储器的每通道热管理技术-CN202211024785.7在审
发明人： C·K·谭;R·Y·吴;S·塞特拉曼;K·S·贝恩斯 -专利权人：英特尔公司
申请日： 2022-08-25 - 公布日： 2023-03-31 - 主分类号： G06F13/16 文献下载
摘要：本文描述了每通道热管理技术。在一个示例中，存储器控制器接收针对堆叠结构中的一个或多个管芯的一个或多个通道的温度的通道温度信息。然后，存储器控制器可以基于通道温度信息在通道级对命令进行节流。在一个示例中，基于通道温度信息以独立的速率对到通道的行命令和列命令进行节流。在一个示例中，行命令节流速率或列命令节流速率是基于节流信号的交替的开启时间和关闭时间的比率的，或者是基于其中命令被启用或禁用到通道的时间窗口的。在一个示例中，行命令节流信号和列命令节流信号可以跨通道或伪通道交错。
用于堆叠存储器通道管理技术

[发明专利]用于存储器模块数据宽度的灵活配置的使能逻辑-CN202211011867.8在审
发明人： D·E·加尔比;K·S·贝恩斯 -专利权人：英特尔公司
申请日： 2022-08-23 - 公布日： 2023-03-28 - 主分类号： G06F13/40 文献下载
摘要：存储器系统具有存储器阵列的地址空间到存储器访问命令的地址的可配置映射。控制器提供特定于存储器设备的命令和使能信息。命令和使能信息可以使存储器设备将命令地址的传统映射应用到地址空间，或者可以使存储器设备应用地址重映射以将命令地址重映射到不同的地址空间。
用于存储器模块数据宽度灵活配置逻辑

[发明专利]不可校正的存储器错误预测-CN202210245854.0在审
发明人：周申;杜小明;李聪;K·S·贝恩斯;R·阿加瓦尔;M·K·纳奇姆苏;M·瓦夫尼恰克;汤超燕;M·奥里奥尔 -专利权人：英特尔公司
申请日： 2022-03-07 - 公布日： 2023-03-07 - 主分类号： G11C29/44 文献下载
摘要：一种系统可以通过基于存储器架构识别可校正错误模式来预测存储器设备故障。因此，故障预测可以考虑存储器的电路级别，而不仅仅是可校正错误的数量或频率。失败预测引擎将存储器设备的硬件配置与在存储器设备的数据中检测到的可校正错误(CE)相关联，以基于该关联来预测不可校正的错误(UE)。
不可校正存储器错误预测

[发明专利]具有带有纠错码保护的每行激活计数的存储器芯片-CN202210462167.4在审
发明人： B·纳莱;K·S·贝恩斯;L·布兰肯贝克勒;R·安德森;J·李 -专利权人：英特尔公司
申请日： 2022-04-28 - 公布日： 2022-12-06 - 主分类号： G11C29/42 文献下载
摘要：描述了一种存储器芯片。该存储器芯片包括沿存储器芯片的存储单元阵列的行的存储单元，该存储单元用于存储行的激活的计数值和用于保护计数值的纠错码(ECC)信息。存储器芯片包括ECC读取逻辑电路装置，该ECC读取逻辑电路装置用于纠正计数值中的错误。存储器芯片包括比较器，该比较器用于将计数值与阈值进行比较。存储器芯片包括用于如果计数值被认为尚未达到阈值，则递增计数值的电路装置，并且ECC写入逻辑电路装置用于确定针对递增后的计数值的新ECC信息，并且写入驱动器电路装置用于将递增后的计数值和新ECC信息写入存储单元中。存储器芯片包括用于如果计数值被认为已经达到阈值，则使行被刷新的电路装置。
具有带有纠错码保护每行激活计数存储器芯片

[发明专利]用于存储器芯片行锤威胁背压信号和主机侧响应的方法和装置-CN202210349980.0在审
发明人： K·S·贝恩斯;B·纳莱;J·李;S·曼达瓦 -专利权人：英特尔公司
申请日： 2022-04-02 - 公布日： 2022-11-18 - 主分类号： G11C11/406 文献下载
摘要：描述了一种存储器芯片。存储器芯片包括行锤威胁检测电路装置。存储器芯片包括输出。存储器芯片包括耦合在行锤检测电路装置与输出之间的背压信号生成电路装置。背压信号生成电路装置用于响应于由行锤威胁检测电路装置检测到行锤威胁而生成要从输出发送的背压信号。
用于存储器芯片威胁信号主机响应方法装置

[发明专利]具有可扩展元数据的动态随机存取存储器（DRAM）-CN202210177300.1在审
发明人： K·S·贝恩斯 -专利权人：英特尔公司
申请日： 2022-02-25 - 公布日： 2022-09-30 - 主分类号： G06F3/06 文献下载
摘要：描述了一种存储器。该存储器包括：行缓冲器电路装置，该行缓冲器电路装置用于存储页。页被划分为段，其中，页的段中的至少一个段要被隔离用于存储元数据，并且其中，列地址位的第一子集用于：(1)定义除了页的至少一个隔离段之外的页的特定段，该特定段的数据是突发访问的目标；以及(2)定义页的隔离段中的至少一个隔离段内的字段，该字段存储针对特定段的元数据。
具有扩展数据动态随机存取存储器 dram

[发明专利]用于基于管芯终止的命令的技术-CN202210811188.2在审
发明人： C·E·考克斯;K·S·贝恩斯;J·A·麦考尔 -专利权人：英特尔公司
申请日： 2017-01-16 - 公布日： 2022-09-20 - 主分类号： G06F3/06 文献下载
摘要：示例包括用于基于管芯终止(ODT)的命令的技术。在一些示例中，将值编程到存储器设备处的寄存器以在存储器设备处建立ODT的一个或多个内部电阻终止(RTT)设置。还将值编程到存储器设备处的寄存器以建立针对ODT延迟定时的一个或多个设置。可以改变编程值以便调整在读或写操作期间存储器设备的信号完整性。
用于基于管芯终止命令技术

[发明专利]用于基于管芯终止的命令的技术-CN201780009831.7有效
发明人： C·E·考克斯;K·S·贝恩斯;J·A·麦考尔 -专利权人：英特尔公司
申请日： 2017-01-16 - 公布日： 2022-08-02 - 主分类号： G06F3/06 文献下载
摘要：示例包括用于基于管芯终止(ODT)的命令的技术。在一些示例中，将值编程到存储器设备处的寄存器以在存储器设备处建立ODT的一个或多个内部电阻终止(RTT)设置。还将值编程到存储器设备处的寄存器以建立针对ODT延迟定时的一个或多个设置。可以改变编程值以便调整在读或写操作期间存储器设备的信号完整性。
用于基于管芯终止命令技术

[发明专利]存储器设备特定的自刷新进入和退出-CN201680024444.6有效
发明人： G·韦吉斯;K·S·贝恩斯;J·A·麦考尔;M·K·纳奇姆苏;M·J·库马尔 -专利权人：英特尔公司
申请日： 2016-05-19 - 公布日： 2022-03-04 - 主分类号： G06F12/02 文献下载
摘要：系统实现存储器设备特定的自刷新进入和退出命令。当在共享的控制总线上的存储器设备(例如组上的所有存储器设备)处于自刷新时，存储器控制器可以向存储器设备发出具有自刷新退出命令和唯一的存储器设备标识符的设备特定的命令。控制器通过共享的控制总线发送命令，并且只有选择的识别的存储器设备将退出自刷新，而其他设备将忽略该命令并保持处于自刷新。然后，控制器可以通过共享的数据总线对特定的存储器设备执行数据存取，而其他存储器设备处于自刷新。
存储器设备特定刷新进入退出

[发明专利]用于写零操作的技术-CN202111600969.9在审
发明人： S·汤米施玛;K·S·贝恩斯 -专利权人：索尼公司
申请日： 2017-01-16 - 公布日： 2022-03-01 - 主分类号： G06F3/06 文献下载
摘要：本申请涉及用于写零操作的技术。一种用于写零操作的装置，包括：存储器设备的控制器，其包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：转发写0命令，以使得所述存储器设备的一个或多个存储器区块存储值0；以及使得由所述存储器设备针对所述一个或多个存储器区块对列选择线CSL进行内部激活，对所述CSL进行的所述内部激活以在相同时钟周期激活多个CSL的方式发生，直到所述一个或多个存储器区块的所有列已经被激活并且所述一个或多个存储器区块存储值0。
用于操作技术

[发明专利]用于写零操作的技术-CN201780009798.8有效
发明人： S·汤米施玛;K·S·贝恩斯 -专利权人：索尼公司
申请日： 2017-01-16 - 公布日： 2022-01-11 - 主分类号： G06F3/06 文献下载
摘要：示例包括用于写零操作的技术。示例技术包括将写0命令转发到存储器设备，使得对一个或多个存储器区块的列选择线进行内部激活，以使得一个或多个区块的位值或内容具有或存储值0。
用于操作技术

[发明专利]具有独立接口路径的存储器设备的通用管芯实现-CN201680022947.X有效
发明人： K·S·贝恩斯 -专利权人：英特尔公司
申请日： 2016-05-18 - 公布日： 2021-11-23 - 主分类号： G06F13/16 文献下载
摘要：存储器设备包括至少两个独立的接口路径，接口路径包括多个存储器存储体。存储器设备可以选择性地以存储体模式或存储体组模式操作。在存储体模式下，存储体作为逻辑存储体被操作，其中来自不同接口路径的分开的物理存储体并行操作。当逻辑存储体被访问时，属于逻辑存储体的所有物理存储体跨接口路径而被并行访问。在存储体组模式下，存储体被独立操作，但以存储体组访问。分开的接口路径作为独立的存储体组被操作，存储体在其存储体组中被单独访问。在存储体组模式下，对分开的存储体组的背对背访问是可能的，而不会造成访问延迟。
具有独立接口路径存储器设备通用管芯实现

1
2
3
下一页»
尾页
共 43 条