专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果33个,建议您升级VIP下载更多相关专利
  • [发明专利]用于对信号进行滤波的装置-CN201811362417.7有效
  • F·塔耶特;C·阿梅兹亚内·埃尔阿萨尼 - 意法半导体(鲁塞)公司
  • 2018-11-15 - 2023-07-25 - H03H17/02
  • 本公开涉及用于对信号进行滤波的装置。在实施例中,用于对传入数字信号进行滤波的电子设备包括几个基本滤波模块,几个基本滤波模块包括被配置为接收从传入信号提取的入射基本信号的基本输入、基本输出、以及专用电容性电路。该设备还包括电阻性电路,电阻性电路是所有基本滤波模块共用的,并且被配置为按照在相应的基本输出上对具有第一电压电平并且持续时间小于时间常数的入射基本信号的脉冲进行滤波、并且在基本输出上传递滤波后的基本信号的方式,与每个基本滤波模块的电容电路配合。
  • 用于信号进行滤波装置
  • [发明专利]具有受限尺寸的非易失性存储器-CN201810879079.8有效
  • F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
  • 2018-08-03 - 2023-03-17 - G11C16/02
  • 本公开涉及具有受限尺寸的非易失性存储器。一种存储器设备包括:存储器平面,包括第一导电类型的一系列相邻半导体凹槽,其中每个半导体凹槽容纳包括多个存储器单元的多个存储器字,其中每个存储器单元包括具有浮置栅极和控制栅极的状态晶体管。存储器设备还包括被分别分配给多个存储器字中的每个存储器字的多个控制栅极选择晶体管,其中每个控制栅极选择晶体管被耦合到该控制栅极选择晶体管被分配给的存储器字的状态晶体管的控制栅极,其中每个控制栅极选择晶体管位于容纳该控制栅极选择晶体管被分配给的存储器字的半导体凹槽的相邻半导体凹槽中和该相邻半导体凹槽上。
  • 具有受限尺寸非易失性存储器
  • [实用新型]电子芯片-CN202221516806.2有效
  • F·塔耶特 - 意法半导体(鲁塞)公司
  • 2022-06-16 - 2023-03-03 - H01L23/31
  • 本公开的实施例涉及电子芯片。电子芯片包括密封环,其形状被包含在矩形内,所述矩形具有等于所述电子芯片的最大宽度的宽度和等于所述电子芯片的最大长度的长度;以及至少一个测试焊盘,至少部分地布置在所述矩形中的位置处;其中所述测试焊盘被至少一个其它电子芯片共享。利用本公开的实施例有利地能够将更多的芯片定位在同一板上或同一晶片上。
  • 电子芯片
  • [发明专利]电子芯片-CN202210686837.0在审
  • F·塔耶特 - 意法半导体(鲁塞)公司
  • 2022-06-16 - 2022-12-20 - H01L23/31
  • 本公开的实施例涉及电子芯片。电子芯片包括其形状包含在矩形内的密封环,该密封环的宽度等于电子芯片的最大宽度,长度等于电子芯片的最大长度。至少一个测试焊盘至少部分地布置在矩形内。所述测试焊盘与至少一个其它相邻的电子芯片共享。
  • 电子芯片
  • [发明专利]包括邻近晶体管的集成结构-CN201810167308.3有效
  • M·巴蒂斯塔;F·塔耶特 - 意法半导体(鲁塞)公司
  • 2015-03-20 - 2022-12-20 - H01L21/8234
  • 本公开涉及包括邻近晶体管的集成结构。该集成结构包括具有覆在第一栅极电介质之上的第一可控栅极区域的第一MOS晶体管以及邻近第一MOS晶体管并且具有覆在第一栅极电介质之上的第二可控栅极区域的第二MOS晶体管。公共传导区域覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与其分离。公共传导区域包括定位在第一栅极区域和第二栅极区域的部分之上的连续元件以及从连续元件朝向衬底向下延伸直到第一栅极电介质的分支。分支被定位在第一栅极区域和第二栅极区域之间。
  • 包括邻近晶体管集成结构
  • [发明专利]测试电路-CN202111162449.4在审
  • F·塔耶特 - 意法半导体(鲁塞)公司
  • 2021-09-30 - 2022-04-19 - H01L21/66
  • 本公开的实施例涉及测试电路。本公开提供了一种测试电路和用于测试集成电路的方法。集成电路包括测试电路。测试电路包括在集成电路周界的至少一部分之上延伸的导电轨、至少一个部件和适于在测试模式期间将输入数据信号偏离到导电轨的激活电路,以及适于在正常操作模式期间将所述输入数据信号传输到所述至少一个组件。
  • 测试电路
  • [发明专利]用于保护集成电路免于静电放电的结构-CN201710179666.1有效
  • F·塔耶特 - 意法半导体(鲁塞)公司
  • 2017-03-23 - 2022-03-29 - H01L27/02
  • 本申请涉及用于保护集成电路免于静电放电的结构。一种集成电路包括至少一个输入输出焊盘以及旨在连接至参考电势源的端子,并且进一步包括保护结构,该保护结构包括前向连接在该焊盘与该端子之间的晶闸管。该晶闸管包括在其阴极栅极与该端子之间的第一电阻器。至少一个齐纳二极管被布置在该晶闸管与该焊盘之间。该齐纳二极管的阳极连接至该晶闸管的该阴极栅极,并且该齐纳二极管的阴极经由至少一个第二电阻器连接至该焊盘。该齐纳二极管的结不同于该晶闸管的PNPN结构的结。
  • 用于保护集成电路免于静电放电结构
  • [发明专利]用于寻址I2-CN201810254645.6有效
  • F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
  • 2018-03-26 - 2022-02-15 - G06F13/16
  • 本公开提供用于寻址I2C总线上的非易失性存储器的方法和对应的存储器设备。一些实施例包括一种用于寻址用于I2C类型总线上的EEPROM类型的非易失性存储器的集成电路的方法。存储器包括J个硬件标识引脚,其中,J是处于1与3之间的整数,J个硬件标识引脚被分配以限定在J位上的分配代码的相应电位。方法包括:当分配代码等于J位上的固定参考代码时选择性地使用的寻址的第一模式,以及当分配代码不同于参考代码时选择性地使用的寻址的第二模式。在第一模式中,非易失性存储器的存储器平面通过包含于从地址的最后低阶位中和接收的头N个字节中的存储器地址来寻址。在第二模式中,存储器平面通过包含于接收的头N+1个字节中的存储器地址来寻址。
  • 用于寻址basesup
  • [实用新型]集成电路-CN202120221083.2有效
  • F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
  • 2021-01-27 - 2021-11-16 - G11C16/04
  • 本公开的实施例涉及集成电路。一种实施例集成电路包括存储器设备,存储器设备,包括至少一个存储器点,至少一个存储器点包括:易失性存储器单元和单个非易失性存储器单元,一起被耦合到公共节点;以及单个选择晶体管,被耦合在公共节点与单个位线之间,其中易失性存储器单元的第一输出被耦合到公共节点,以及其中易失性存储器单元的第二输出未被连接至易失性存储器单元外部的任何节点,第二输出与第一输出互补。利用本公开的实施例,不仅允许适应来自较小电容器的电压的可能更快的下降,而且还允许最佳地使用由电容器供应的可用能量。
  • 集成电路
  • [实用新型]集成电路-CN202020863679.8有效
  • F·塔耶特 - 意法半导体(鲁塞)公司
  • 2020-05-21 - 2021-01-01 - H01L27/02
  • 本公开的实施例涉及集成电路。第一电源轨作为配置有耦合件的电源树来提供,以将电源电压分配给电路的有源元件。第二电源轨作为静电放电通道来提供,并且没有配置到电路的有源元件的分配树耦合件。第一静电放电电路直接电连接在第二电源轨的一端与接地轨之间。第二静电放电电路直接电连接在互连节点与接地轨之间。互连节点将第二电源轨的另一端电互连到第二静电放电电路处的第一电源轨。本实用新型的实施例提出了一种简单且廉价的器件,使得能够完全消除用于集成电路不受静电放电伤害的保护中的故障风险,该器件表现出减小的体积和改进的性能,特别是在可预测性方面。
  • 集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top