专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果19个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置及其制造方法-CN201910709932.6有效
  • 石田贵士;杉本尚丈;菅野裕士;冈本达也 - 铠侠股份有限公司
  • 2019-08-01 - 2023-10-27 - H10B43/30
  • 本发明的实施方式提供一种能够减小半导体层内的晶粒的粒径的半导体装置及其制造方法。根据一实施方式,半导体装置具备:第1半导体层,作为具有导电性的多晶半导体层;第2半导体层,设置在所述第1半导体层上,作为具有导电性且粒径比所述第1半导体层小的多晶半导体层;及多个电极层,在第1方向相互隔开而积层于所述第2半导体层上。所述装置还具备:第3半导体层,在所述第1半导体层、所述第2半导体层、及各所述电极层内,以在所述第1方向延伸的方式设置,且以与所述第2半导体层相接的方式设置;及电荷储存层,设置于所述多个电极层与所述第3半导体层之间。
  • 半导体装置及其制造方法
  • [发明专利]半导体存储装置-CN201910681128.1有效
  • 小宫谦;石田贵士;菅野裕士 - 铠侠股份有限公司
  • 2019-07-25 - 2023-10-03 - H10B43/27
  • 实施方式提供一种能够实现高集成化及高速化的半导体存储装置。一实施方式的半导体存储装置具备:衬底;多个栅极电极,在与衬底的表面交叉的第1方向上排列;第1半导体层,在第1方向上延伸,且与多个栅极电极对向;栅极绝缘膜,设置于栅极电极与第1半导体层之间;第2半导体层,设置于比多个栅极电极更靠衬底侧,且连接于第1半导体层的与第1方向交叉的第2方向的侧面;及第1接触件,在第1方向上延伸,且连接于第2半导体层。第2半导体层具备:第1区域,连接于第1半导体层的第2方向的侧面,且包含P型杂质;及第1接触区域,连接于第1接触件,且N型杂质的浓度比第1区域大。
  • 半导体存储装置
  • [发明专利]轮胎-CN202180065751.X在审
  • 宇田糸织;菅野裕士 - 株式会社普利司通
  • 2021-06-01 - 2023-06-27 - B60C11/03
  • 轮胎包括:胎面部,其与路面接触;槽,其设于胎面部;以及多个突起,其设于槽的槽侧壁,多个突起至少设于槽侧壁的槽深的40%~60%的区域中的任意位置,在用槽的宽度方向截面观察时,突起的顶部位于比突起的基部的宽度方向中央部靠胎面部的接地面侧的位置。
  • 轮胎
  • [发明专利]半导体存储装置以及半导体存储装置的制造方法-CN202080103412.1在审
  • 高山华梨;菅野裕士;武木田秀人 - 铠侠股份有限公司
  • 2020-10-26 - 2023-04-28 - H10B41/27
  • 提供可进行容易的擦除动作的半导体存储装置。半导体存储装置具备:层叠体,具有多个导电层与多个绝缘层,多个导电层包含连接于第一选择晶体管的栅极的第一选择栅极线、设于第一选择栅极线的上方并且连接于存储器晶体管的栅极的字线、及设于字线的上方并且连接于第二选择晶体管的栅极的第二选择栅极线;芯绝缘层,具有相对于半导体基板的表面比第二选择栅极线的上表面低的上表面;半导体层,包含具有存储器晶体管和第一以及第二选择晶体管各自的沟道形成区域的第一半导体部、及设于芯绝缘层的上表面的第二半导体部;以及在第一方向上设于半导体层与层叠体之间的存储器层。第一半导体部具有含有杂质元素并且与第二选择栅极线重叠的杂质半导体区域。
  • 半导体存储装置以及制造方法
  • [发明专利]半导体存储装置-CN202010765316.5在审
  • 菅野裕士 - 铠侠股份有限公司
  • 2020-08-03 - 2021-03-05 - H01L27/11524
  • 实施方式提供一种能够实现擦除动作的速度提高的半导体存储装置。实施方式的半导体存储装置具备:层叠体,具有多个导电层和多个绝缘层,导电层和绝缘层沿第一方向交替层叠;以及柱状体,在所述层叠体内沿所述第一方向延伸,包含半导体主体和设置于所述多个导电层中的至少一个与所述半导体主体之间的电荷蓄积膜,所述多个导电层中的第一导电层与所述半导体主体连接,所述半导体主体,以沿所述第一方向距与所述第一导电层的连接部位近的顺序、具有n型杂质的浓度比p型杂质的浓度高的第一区域和p型杂质的浓度比n型杂质的浓度高的第二区域。
  • 半导体存储装置
  • [发明专利]半导体存储装置-CN201910137765.2在审
  • 菅野裕士;图师知文 - 东芝存储器株式会社
  • 2019-02-25 - 2020-03-17 - H01L27/1157
  • 本发明的实施方式的半导体存储装置具备基体部、积层体、第2导电层、柱状体。所述柱状体具备半导体主体与电荷累积膜。所述半导体主体具有第1区域与第2区域。所述第1区域从所述半导体主体与所述第1半导体部的连接部到达所述第2导电层内。所述第1区域含有第1材料。所述第2区域位于比所述第1区域距所述积层体近的位置,且至少一部分存在于所述第2导电层内。所述第2区域不含所述第1材料,或者其所述第1材料的浓度比所述第1区域小。所述第2导电层内的所述半导体主体的第1外周长大于所述积层体的与所述第2导电层相接的第1面的所述半导体主体的第2外周长。
  • 半导体存储装置
  • [发明专利]非易失性存储装置-CN201310741526.0有效
  • 菅野裕士;峰村洋一;冢本隆之;大川隆圣;吉田敦;田端英之 - 株式会社东芝
  • 2013-12-27 - 2017-06-16 - H01L27/24
  • 实施例的非易失性存储装置具备第1布线,在第1方向延伸;第2布线,在与上述第1方向正交的第2方向延伸,与上述第1布线电连接;多个第3布线,在与上述第1方向交叉且与上述第2方向正交的第3方向分别延伸。上述多个第3布线在上述第2布线的两侧中,沿着上述第2方向并排设置。上述装置还具备第1存储层,设置在上述多个第3布线中隔着上述第2布线相向的2个第3布线的一方和上述第2布线之间;第2存储层,设置在上述2个第3布线的另一方和上述第2布线之间。上述第2布线在与上述第1存储层连接的第1部分和与上述第2存储层连接的第2部分之间具有块部。
  • 非易失性存储装置
  • [发明专利]铜-锌合金电镀浴和使用其的镀法-CN200980117220.X无效
  • 菅野裕士 - 株式会社普利司通
  • 2009-05-12 - 2011-04-20 - C25D3/58
  • 提供铜-锌合金电镀浴和使用其的镀法,该铜-锌合金电镀浴不使用氰化物,能够在宽的电流密度范围内形成具有目标组成的均匀的有光泽的镀层。该铜-锌合金电镀浴包含铜盐、锌盐、焦磷酸碱金属盐或酒石酸碱金属盐、硝酸离子。另外,所述硝酸离子浓度优选为0.001~0.050mol/L。另外,所述铜-锌合金电镀浴的pH优选为8~14的范围。进而,优选除了含有铜盐、锌盐、焦磷酸碱金属盐、硝酸离子之外,还含有选自氨基酸或其盐中的至少一种,作为所述氨基酸可以优选使用组氨酸。
  • 锌合金电镀使用
  • [发明专利]离子性化合物-CN200680050700.5无效
  • 大月正珠;菅野裕士 - 株式会社普利司通
  • 2006-10-12 - 2009-01-28 - C07F9/6593
  • 本发明涉及燃烧的危险性低的新型离子性化合物,更详细地说,涉及下述通式(I)所示的离子性化合物。(NPR12)n…(I)[式中,R1各自独立地为卤族元素或一价取代基,至少1个R1为下述通式(II)所示的离子性取代基;n表示3~15。-N+R23X…(II)(式中,R2各自独立地为一价取代基或氢,但至少1个R2不是氢,另外,R2可以相互结合形成环;X表示一价阴离子)]。
  • 离子化合物

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top