“白桂铉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]集成电路装置-CN201910370476.7有效
发明人：李昌衍;李珍旭;郭玟燦;白桂铉;朴洪培 -专利权人：三星电子株式会社
申请日： 2019-05-06 - 公布日： 2023-10-13 - 主分类号： H01L27/088 文献下载
摘要：提供了一种集成电路装置，所述集成电路装置包括：基底；鳍型有源区，从基底突出；栅极线，与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁；栅极绝缘盖层，覆盖栅极线；源区/漏区，在鳍型有源区上位于栅极线的侧面处；第一导电塞，连接到源区/漏区；硬掩模层，覆盖第一导电塞中；以及第二导电塞，位于第一导电塞之间，第二导电塞通过穿过栅极绝缘盖层连接到栅极线，并且具有比每个第一导电塞的顶表面高的顶表面，其中，硬掩模层从第一导电塞朝向第二导电塞突出，使得硬掩模层的一部分从第一导电塞的边缘悬突。
集成电路装置

[发明专利]包括存储器导柱及包含氧化物材料的虚设导柱的电子装置，以及相关系统及方法-CN202180049927.2在审
发明人： S·M·I·侯赛因;T·J·约翰;D·A·克朗皮特;A·查杜鲁;P·R·莫赫纳·劳;C·J·拉森;白桂铉 -专利权人：美光科技公司
申请日： 2021-07-13 - 公布日： 2023-04-14 - 主分类号： H10B43/35 文献下载
摘要：本发明涉及一种电子装置，其包括邻近于源极的下部及上部叠组。所述下部及上部叠组包括交错的导电材料及介电材料的阶层。所述下部及上部叠组中的存储器导柱经配置以可操作地耦合到所述源极。所述存储器导柱包括所述上部叠组中的接触插塞、所述下部及上部叠组中的单元膜，以及所述下部及上部叠组中的填充材料。所述上部叠组中的所述单元膜邻近于所述接触插塞且所述上部叠组中的所述填充材料邻近于所述接触插塞。虚设导柱在所述下部叠组及所述上部叠组的中心区中。所述虚设导柱包括所述上部叠组中的氧化物材料，所述氧化物材料接触所述接触插塞及所述填充材料。还公开了额外电子装置以及相关系统及方法。
包括存储器导柱包含氧化物材料虚设电子装置以及相关系统方法

[发明专利]包括非有源鳍和分隔区的半导体器件-CN201910006986.6在审
发明人：金哲;朴钟撤;白桂铉 -专利权人：三星电子株式会社
申请日： 2019-01-04 - 公布日： 2019-09-24 - 主分类号： H01L27/092 文献下载
摘要：一种半导体器件包括具有从其突出的多个鳍的衬底。所述多个鳍包括多个有源鳍以及设置在所述多个有源鳍中的有源鳍之间的至少一个非有源鳍。该半导体器件还包括与有源鳍的至少一部分交叉的至少一个栅电极。该半导体器件还包括与所述至少一个栅电极相邻地设置在有源鳍上并且通过所述至少一个非有源鳍彼此分开的多个源极/漏极区。
半导体器件栅电极源极/漏极区彼此分开分隔区衬底

[发明专利]集成电路装置及其形成方法-CN201811058096.1在审
发明人：朴宰贤;白桂铉;全庸淏;金哲;朴星一;李允逸;李炯锡 -专利权人：三星电子株式会社
申请日： 2018-09-11 - 公布日： 2019-09-20 - 主分类号： H01L27/088 文献下载
摘要：本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
第二区域第一区域集成电路装置方向延伸隔离区域衬底图案方向垂直栅电极均一集成电路相交