“田范焕”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]着陆焊盘的制造方法-CN202011424630.3在审
发明人： 田范焕;梁时元;丁明正;贺晓彬;刘强;高建峰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-09 - 公布日： 2022-06-28 - 主分类号： H01L21/48 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种着陆焊盘的制造方法，包括以下步骤：在半导体衬底上形成金属导电层；在金属导电层上形成若干个焊盘引导间隔件；以若干个焊盘引导间隔件为引导图案，在引导图案上使用自组装嵌段共聚合物材料形成焊盘刻蚀掩模，使用焊盘刻蚀掩模来刻蚀金属导电层。申请实施例将自组装嵌段共聚合物材料应用在着陆焊盘的制造过程中，减少了工艺步骤，提高了工艺效率。
着陆制造方法

[发明专利]用于形成位线接触的隔离图案、制备方法和电子设备-CN202011440017.0在审
发明人： 田范焕;梁时元;贺晓彬;杨涛;丁明正;刘强 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-10 - 公布日： 2022-06-14 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种用于形成位线接触的隔离图案、制备方法和电子设备。其中，用于形成位线接触的隔离图案包括：半导体衬底；位于半导体衬底之上的多个隔离部；每个所述隔离部之间不相接；其中，每个隔离部的图案均为矩形，每个所述隔离部覆盖两个相邻的有源区的不同端或每个所述隔离部覆盖一个有源区的一端。矩形隔离部可以减小有源区两端的隔离区域尺寸，为位线接触孔的提供更大的空间，降低位线接触孔碰到相邻的有源区的几率，从而避免产生器件干扰。
用于形成接触隔离图案制备方法电子设备

[发明专利]半导体装置及其制造方法-CN202011426298.4在审
发明人： 田范焕;梁时元;贺晓彬;杨涛;丁明正;刘强 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-09 - 公布日： 2022-06-14 - 主分类号： H01L27/108 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种半导体装置及其制造方法，包括：半导体衬底，具有字线驱动器区域和/或放大器区域；在所述字线驱动器区域和/或放大器区域上形成具有3D逆变器，其中，所述3D逆变器包括接触件以及层叠设置的NMOS、PMOS，所述NMOS与PMOS通过所述接触件连接。本实施例在字线驱动器区域以及放大器区域的竖直方向形成由NMOS、PMOS以及接触件构成3D逆变器，避免占用其他额外区域，缩减了半导体装置的面积，提高了集成度。
半导体装置及其制造方法

[发明专利]形成图案的方法-CN202011424629.0在审
发明人： 田范焕;梁时元;贺晓彬;刘金彪;杨涛;李亭亭 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-09 - 公布日： 2022-06-10 - 主分类号： H01L21/311 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种形成图案的方法，包括以下步骤：在半导体衬底上依次形成目标层、转印层以及第一引导图案；使用定向自组装工艺在所述第一引导图案上形成沿水平方向或者垂直方向排布的第一刻蚀图案，以所述第一刻蚀图案为掩模，刻蚀转印层，以形成第一转印图案；形成与所述第一转印图案垂直相交的第二转印图案；以所述第一转印图案、第二转印图案为掩模，刻蚀目标层以形成目标图案。本申请实施例将DSA、PTD以及NTD技术进行结合应用到图像形成过程中，使得形成的图像尺寸更小，且减少了工艺步骤，提高了工艺效率。
形成图案方法

[发明专利]曝光晶圆的调平方法及光刻曝光的方法-CN202011355386.X在审
发明人： 田范焕;梁时元;贺晓彬;李亭亭;杨涛;刘金彪 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-27 - 公布日： 2022-05-31 - 主分类号： G03F7/20 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种曝光晶圆的调平方法及光刻曝光的方法，包括以下步骤：获取所述晶圆上不同图形的原始调平数据；根据掩膜版上设计图形的位置来获得不同图形的调平数据；根据所述调平数据对所述原始调平数据进行补偿。本发明的实施例中曝光晶圆的调平方法能够改善晶圆曝光制程中晶圆调平的性能，提高曝光效率。
曝光平方光刻方法

[发明专利]金属互连结构及其制造方法-CN202011303666.6在审
发明人： 田范焕;梁时元;高建峰;刘卫兵;张月;白国斌 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-19 - 公布日： 2022-05-20 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种金属互连结构及其制造方法，包括：半导体衬底；低K介电质层，形成在所述半导体衬底上；金属互连层，形成在所述低K介电质层内；其中，所述金属互连层与所述低K介电质层的邻接处形成有侧墙。在对铜互连层进行平坦化处理时，氮化硅侧墙可以防止平坦化处理对低K介电质层造成的损坏。
金属互连结构及其制造方法

[发明专利]套刻误差补偿方法及光刻曝光方法-CN202011308202.4在审
发明人： 田范焕;梁时元;贺晓彬;李亭亭;杨涛;刘金彪 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-19 - 公布日： 2022-05-20 - 主分类号： G03F7/20 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种套刻误差补偿方法及光刻曝光的方法，包括以下步骤：提供一晶圆，晶圆具有对准标记；装载所述晶圆，测量对准标记的第一位置；将晶圆翻转180°，测量对准标记的第二位置，并计算第一位置与第二位置的位置误差；计算对准标记的补偿量，然后进行补偿。与现有技术相比，本申请实施例将机台误差(Tool‑Induced Shift，TIS)补偿方法应用到对准标记的误差补偿，以解决对准标记对准偏差的问题。
误差补偿方法光刻曝光

[发明专利]图形失真的补偿方法及光刻曝光的方法-CN202011225142.X在审
发明人： 田范焕;梁时元;贺晓彬;刘金彪;杨涛;李亭亭 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-05 - 公布日： 2022-05-06 - 主分类号： G03F1/48 文献下载
摘要：本申请涉及半导体制造领域，具体涉及一种图形失真的补偿方法及光刻曝光的方法，图形失真为掩模上安装保护膜而引起，包括以下步骤：测量安装保护膜的掩模产生的第一图形特征；测量未安装保护膜的掩模产生的第二图形特征；基于第一图形特征、第二图形特征之间的差异建立图形失真模型；根据图形失真模型计算补偿量。本申请实施例可以自动对各种情况导致的误差进行补偿，并可以预测多种情况下的保护膜导致的图形失真，提高了图形失真补偿的准确性以及效率。
图形失真补偿方法光刻曝光

[发明专利]电容器的制备方法-CN202011223608.2在审
发明人： 田范焕;梁时元;白国斌;高建峰;王桂磊;丁明正;丁云凌 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-05 - 公布日： 2022-05-06 - 主分类号： H01L49/02 文献下载
摘要：本申请涉及半导体加工制造领域，具体涉及一种电容器的制备方法，包括以下步骤：在半导体衬底的上部依次形成第一氧化层、支撑层以及第二氧化层；形成贯穿所述第一氧化层、支撑层以及第二氧化层的沟槽；在所述沟槽内依次形成下电极层、电介质层、上电极层；其中，在形成所述支撑层时进行持续升温，以使得所述支撑层对所述电容器施加横向压力。这样可以在不改变圆柱形电容器形状(例如厚度、结构)和材质的基础上，圆柱形电容器能够储存更多的电量，从而增加电容器的电容量。
电容器制备方法

[发明专利]电容器、其制作方法及电子设备-CN202011036209.5在审
发明人： 田范焕;梁时元;贺晓彬;李亭亭;刘金彪 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-09-27 - 公布日： 2022-04-05 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种电容器、其制作方法及一种电子设备。本公开的电容器包括：所述电容器为圆台型，包括上电极、介电层、下电极、衬底，其中，下电极的远离衬底一侧的临界尺寸小于靠近所述衬底一侧的临界尺寸。所述方法包括：在衬底上制备圆台型氧化物层，所述圆台型氧化物层的顶部直径大于底部直径；在所述圆台型氧化物层的上表面、侧面及衬底上沉积形成第一氮化钛层，并通过回刻去除所述圆台型氧化物层上表面的第一氮化钛层；去除所述圆台型氧化物层，并在所述第一氮化钛层上沉积形成ZAZ介电膜；在ZAZ介电膜上沉积第二氮化钛层。本公开与现有技术相比的优点在于：(1)能够稳定的确保电容的底部临界尺寸。(2)稳定的管理电阻值和电容值。(3)电容的泄漏电流较小，改善了电容器的刷新特性。
电容器制作方法电子设备

[发明专利]一种套刻标记及使用套刻标记进行套刻误差测量的方法-CN202010597518.3在审
发明人： 田范焕;梁时元;贺晓彬;丁明正;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-28 - 公布日： 2021-12-28 - 主分类号： G03F9/00 文献下载
摘要：本公开提供了一种套刻标记及使用套刻标记进行套刻误差测量的方法。该套刻标记包括第一测量标记和第二测量标记，其中，第一测量标记具有圆形外轮廓、形成于前层上，第二测量标记具有圆形外轮廓、形成于当前层上。该方法包括下述的步骤：在前层上形成具有圆形外轮廓的第一测量标记以及在当前层上形成具有圆形外轮廓的第二测量标记，且第二测量标记尺寸与第一测量标记尺寸不同，然后再利用第一测量标记与第二测量标记的位置偏差计算出套刻误差。与传统套刻标记不同，本公开创新地提出了具有圆形结构设计的套刻标记，能够利用面积比例的方式计算出套刻误差，彻底解决了传统套刻误差测量方案受噪音信号干扰的问题。
一种标记使用进行误差测量方法

[发明专利]双重构图的曝光方法-CN202010590724.1在审
发明人： 田范焕;梁时元;梁贤石;贺晓彬;刘强;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-24 - 公布日： 2021-12-24 - 主分类号： G03F7/20 文献下载
摘要：本申请公开了一种双重构图的曝光方法，包括：将第一掩模板装载到第一掩模台，将第二掩模板装载到第二掩模台；第一掩模台和第二掩模台分别位于光刻机的透镜中心两侧；校准第一掩模台相对晶圆台的第一移动数据，校准第二掩模台相对晶圆台的第二移动数据；基于第一移动数据将第一掩模台移动至晶圆台正上方，对装载的硅片进行第一次曝光，并基于第二移动数据将第二掩模台移动至晶圆台正上方，对装载的硅片进行第二次曝光。由于本发明避免了反复装载和卸载的工序，进而缩短了循环时间且减少了制程数量。并且由于两个掩模台分别校准，校准精度佳，避免两个掩模板间的标准流程偏移不会发生改变，因此还可减小两次曝光分别形成图案间产生的偏移。
双重构图曝光方法

[发明专利]改进的光刻方法-CN202010302191.2在审
发明人： 田范焕;梁时元;贺晓彬;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-04-16 - 公布日： 2021-10-22 - 主分类号： G03F9/00 文献下载
摘要：本申请公开了一种改进的光刻方法，所述方法包括：提供一光掩模板；测量所述光掩模板上光刻标记的放置误差；根据所述放置误差执行光刻工艺的校准流程。本申请通过测量光刻标记在光掩模板上的放置误差，并将放置误差应用到后续使用光掩模板的光刻工艺流程中的校准流程，以提高光刻工艺流程中的校准准确性。执行光刻工艺的校准流程。
改进光刻方法

[发明专利]双重构图工艺光刻标记的改善方法-CN202010275703.0在审
发明人： 田范焕;梁时元;权炳仁 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-04-09 - 公布日： 2020-07-10 - 主分类号： G03F9/00 文献下载
摘要：本申请公开了一种双重构图工艺光刻标记的改善方法，方法包括：提供一个光刻标记光栅；确定双重构图工艺的侧墙壁厚；根据所述光刻标记光栅的尺寸和所述侧墙壁厚确定所述光栅的分割间距；根据所述分割间距将光栅分割为若干部分；执行所述双重构图工艺。本申请通过将用于构成光刻标记的光栅(grating)进行分割，以在经过双重构图工艺之后防止光刻标记对比度的下降，从而提升了标记测量的准确性。
双重构图工艺光刻标记改善方法

1
共 14 条