“温佳强”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]JTAG接口信号切换方法、系统、设备、装置与介质-CN202310706362.1在审
发明人：马睿元;温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-06-14 - 公布日： 2023-10-13 - 主分类号： G06F13/10 文献下载
摘要：本申请公开了一种JTAG接口信号切换方法、系统、设备、装置和存储介质，其中方法包括以下步骤：构建JTAG接口切换系统；JTAG接口切换系统包括上位机、JTAG接口、第一IP核以及第二IP核；上位机通过JTAG接口与第一IP核以及第二IP核连接；JTAG接口包括四线信号接口或者两线信号接口；响应于用户的第一操作，确定上位机通过四线信号接口与第一IP核建立信号连接；响应于用户的第二操作，确定上位机通过四线信号接口与第二IP核建立信号连接；响应于用户的第三操作，确定上位机通过两线信号接口与第一IP核和/或第二IP核建立信号连接。本方法可以提高数据传输的效率。本申请可广泛应用于芯片驱动技术领域。
jtag 接口信号切换方法系统设备装置介质

[发明专利]一种基于UFS的开卡方法、系统、装置与介质-CN202310671125.6在审
发明人：张孟新;温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-06-07 - 公布日： 2023-10-13 - 主分类号： G06F8/65 文献下载
摘要：本申请公开了一种基于UFS的开卡方法、系统、装置和存储介质，其中方法包括以下步骤：接收主机发送的数据包并检测开卡使能开关的状态；当开卡使能开关的状态为使能状态，确定所述数据包的帧头与预设帧头相同，将量产标志寄存器的量产标志位配置为1并将CPU的PC指针配置成0，以使系统进入量产代码烧写模式。本方法可以通过数据包的帧头确定是否将量产标志位配置为1可以实现UFS DEVICE在无固件或者固件软件无法正常运行的情况下依旧可以顺利进入到量产烧写模式，可以避免当UFS芯片没有固件时，或者当软件无法正常运行时UFS无法进入量产烧写模式的难题，可以提高UFS的适配性。本申请可广泛应用于芯片设计技术领域。
一种基于 ufs 方法系统装置介质

[发明专利]一种数据的加解密方法、系统、装置及存储介质-CN202310659787.1在审
发明人：张孟新;温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-06-05 - 公布日： 2023-10-13 - 主分类号： G06F21/60 文献下载
摘要：本发明公开了一种数据的加解密方法、系统、装置及存储介质，该方法包括：接收第一数据帧；所述第一数据帧用于表征从主机发至设备的数据帧；根据所述第一数据帧，获取第一标识；所述第一标识用于表征位于第一预设位的标识，所述第一标识还用于表征加解密使能开关的标识；若所述第一标识为打开状态，根据第一指令，对待传输的数据进行加解密操作，得到目标数据；所述第一指令用于表征读操作或写操作的指令；所述第一标识为打开状态用于表征所述第一标识所代表的加解密使能开关处于打开状态。本发明实施例通过设备进行待传输数据的加解密处理，有利于降低主机处理的复杂度，提升设备对主机的兼容性。可以广泛应用于计算机技术领域。
一种数据解密方法系统装置存储介质

[实用新型]一种信号传输电路以及闪存控制器信号传输系统-CN202321267858.5有效
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-05-23 - 公布日： 2023-09-29 - 主分类号： G06F13/16 文献下载
摘要：本实用新型公开一种信号传输电路，所述电路设置于闪存控制器与信号接收器之间，包括调压模块、比较器以及上拉模块；其中，所述比较器包括第一输入端、第二输入端以及第一输出端；所述第一输入端与所述闪存控制器连接；所述调压模块的第二输出端与所述第二输入端连接；所述上拉模块以及所述信号接收器与所述第一输出端连接；所述调压模块用于调节输入所述比较器的基准电压；该信号传输电路可以改善现有的电路中闪存控制器的输出电平电压较小时出现的接收端的高电平幅度不够，使得接收端接收高电平异常得现象；本实用新型可以适配高电平为不同电压的多种闪存控制器的信号传输，可以减少设计成本。本实用新型可广泛应用于芯片信号传输技术领域内。
一种信号传输电路以及闪存控制器系统

[发明专利]纠错解码数据生成方法、装置、电子设备及可读存储介质-CN202310622518.8在审
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-05-29 - 公布日： 2023-09-05 - 主分类号： G06F11/10 文献下载
摘要：本发明实施例提供了一种纠错解码数据生成方法、装置、电子设备及计算机可读存储介质。方法包括：基于闪存总线时序模块从闪存颗粒中读取存储数据至第一内部缓存；对存储数据进行类型分析得到数据类型信息；在数据类型信息表征存储数据为软数据信息的情况下，从第一内部缓存中读取存储数据并且对存储数据进行软解码得到纠错解码数据；在数据类型信息表征存储数据为原始数据信息的情况下，基于数据传输控制模块从第一内部缓存中读取存储数据至系统缓存，并且对系统缓存中的存储数据进行运算处理得到软数据信息。根据本发明实施例的方案，能够兼容两种不同的纠错解码数据生成方式，很好地适应不同类型的内存，给用户使用带来了便利性。
纠错解码数据生成方法装置电子设备可读存储介质

[发明专利]闪存数据处理方法、装置、电子设备及可读存储介质-CN202310640709.7在审
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-05-31 - 公布日： 2023-09-01 - 主分类号： G06F3/06 文献下载
摘要：本发明实施例提供了一种闪存数据处理方法、装置、电子设备及计算机可读存储介质。方法包括：获取处于就绪状态的闪存颗粒的待执行闪存操作任务；对待执行闪存操作任务进行分析处理得到待执行操作类型信息；对待执行闪存操作任务进行执行处理；并且根据待执行操作类型信息确定闪存操作时间信息；根据闪存操作时间信息将待执行闪存操作任务对应的状态查询任务添加至预设的状态查询任务队列中；在闪存操作时间信息对应的时刻到达的情况下，对待执行闪存操作任务对应的状态查询任务进行执行处理。根据本发明实施例的方案，能够实现闪存任务执行调度与状态查询紧密配合，降低闪存状态查询的总线开销，提升任务执行的并行度。
闪存数据处理方法装置电子设备可读存储介质

[实用新型]一种IC兼容性测试架-CN202320178970.5有效
发明人：刘小金;罗祚威;温佳强;赖鼐 -专利权人：珠海妙存科技有限公司
申请日： 2023-02-10 - 公布日： 2023-08-29 - 主分类号： G11C29/56 文献下载
摘要：本实用新型公开的属于测试架技术领域，具体为一种IC兼容性测试架，包括测试架主体和放置在测试架主体上的被测设备，还包括：测试模组，所述测试模组通过连接组件可拆卸连接在测试架主体上，且所述测试模组与被测设备相连接，用于对测试模组所连接的线材进行整理的走线管，且所述走线管安装在测试架主体上，所述走线管的内腔开设有走线槽，且所述走线槽的内腔设有与所述测试模组连接的线材，本实用新型解决了搭建IC兼容性测试环境时，系统杂乱，串口线、电源线、网线、HDMI线交织在一起理不清，出现异常时定位困难等问题，提升了IC兼容性测试架主体的条理性，测试资源利用率，同时使测试系统美观、大方。
一种 ic 兼容性测试

[发明专利]闪存访问系统及方法-CN202310482516.3在审
发明人：刘弋波;温佳强;付本涛;曾文胜 -专利权人：珠海妙存科技有限公司
申请日： 2023-04-27 - 公布日： 2023-08-11 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种闪存访问系统及方法，涉及闪存技术领域。闪存访问系统包括CPU、描述符读取器、闪存控制器和系统缓存；描述符读取器包括进入寄存器和获取模块；闪存控制器包括描述符队列、任务调度器、任务解析器、执行单元和挂起等待区。根据本发明的闪存访问系统，采用了基于描述符来实现Nand Flash访问的方式，描述符的任务调度和解析工作全部由硬件模块来执行，从而可以大幅降低软件的开销和CPU负担。同时，通过设置挂起等待区，提升了Nand Flash颗粒多CE/LUN下同时访问的并行度和Nand IO的利用率。
闪存访问系统方法

[发明专利]可校准时钟的存储控制器、时钟校准方法、装置-CN202310628611.X在审
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-05-30 - 公布日： 2023-08-08 - 主分类号： G11C29/12 文献下载
摘要：本发明公开了一种可校准时钟的存储控制器、时钟校准方法、装置，该存储控制器包括时钟模块，时钟模块用于为芯片提供时钟；时钟模块包括时钟源模块、时钟控制模块和时钟检测模块；时钟源模块用于根据接收到的时钟控制字生成所需频率的目标时钟；时钟检测模块用于根据目标时钟与参考时钟的大小，生成程序指令；时钟控制模块用于根据程序指令，对时钟控制字进行更新；时钟源模块还用于若程序指令的幅度为零，生成校准后的目标时钟。本发明实施例中的存储控制器不需要晶振模块的参与，也能够实现时钟的校准，有利于减少存储控制器的部件，降低封装难度，从而提升存储控制器的可靠性，可广泛应用于芯片存储控制器技术领域内。
校准时钟存储控制器方法装置

[发明专利]一种采样点的确定方法、系统、装置及存储介质-CN202310784746.5在审
发明人：马睿元;温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-06-29 - 公布日： 2023-07-28 - 主分类号： G06F3/05 文献下载
摘要：本发明公开了一种采样点的确定方法、系统、装置及存储介质。该方法包括：调整采样频率，在每个采样频率下，通过控制器的多个档位确定多个测试采样点；通过多个测试采样点对测试数据进行采样，得到测试采样结果集；根据测试采样结果集，确定第一时长的目标取值范围；第一时长用于表征从第一信号的第一个信号变化沿起，至存储设备开始输出数据采样窗口所经过的时长；第一信号用于表征控制器发送至存储设备的信号；根据目标取值范围，确定目标采样点。本发明实施例能够获得最佳采样点，且不通过外接测试，缓解了外接测试带来的信号波动问题，有利于提升信号采集的准确度，可以广泛应用于计算机技术领域。
一种采样确定方法系统装置存储介质

[发明专利]一种基于UFS的自检测与自复位方法及系统-CN202211639995.7在审
发明人：张孟新;邱江霖;温佳强;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2022-12-20 - 公布日： 2023-05-30 - 主分类号： H04L43/18 文献下载
摘要：本发明公开一种基于UFS的自检测与自复位方法及系统，包括：UFSdevi ce控制器检测到UFSdevice处于空闲的状态后，控制UIC层中的发起模块发出一自检pattern至互连层；互连层接收到自检pattern后，loopback回UIC层中的校验模块进行校验，并得到一校验结果；若校验结果为失败，则UFSdevice控制器对互连层的配置信息进行保存，并对链路进行复位；UFSdevice控制器根据配置信息对互连层的配置进行恢复，从而完成device端的自复位；若校验结果为成功，则结束自检测过程。本发明实现不需要UFShost的参与，即可完成UIC层到M‑PHY层的链路自检测和自恢复。
一种基于 ufs 检测复位方法系统

[发明专利]一种用于NAND Flash随机化的随机序列种子生成方法及其系统-CN202310170602.0有效
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-02-27 - 公布日： 2023-05-12 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种用于NAND Flash随机化的随机序列种子生成方法及其系统，该方法包括计算出待选择原始种子的种子索引；基于种子索引在基础种子库获取原始种子；对获取到的原始种子进行扩展运算，通过扩展参数获得多个扩展操作类型与操作数，基于扩展操作类型与操作数完成种子扩展运算，得到伪随机序列种子；将伪随机序列种子输入伪随机序列生成器，产生伪随机序列；使用伪随机序列进行可逆随机化操作，获得随机化数据或者原始数据。应用本发明在不增加种子存储空间的前提下，提供足够的种子满足更大容量的NAND Flash物理Block对种子数量的需求，同时保证随机化的随机效果。
一种用于 nand flash 随机化随机序列种子生成方法及其系统

[发明专利]一种芯片转接测试装置、电路板及方法-CN202211439696.9在审
发明人：刘小金;温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2022-11-17 - 公布日： 2023-04-07 - 主分类号： G01R31/28 文献下载
摘要：本发明公开一种芯片转接测试装置、电路板及方法，装置包括至少一层转接板，每一层所述转接板均设有若干个测试端口，所述转接板从上至下依次可拆卸电性连接形成一测试体，所述测试体的顶部设有至少一个用于电性连接待测芯片的芯片连接区，不同所述芯片连接区之间彼此绝缘，所述测试体的底部用于电性连接待测PCB板，所述测试体的顶部和底部的封装结构不同。通过测试体可电性连接两种不同封装结构的待测芯片和待测PCB板，实现转接测试，测试适应性强，测试效率高。
一种芯片转接测试装置电路板方法

[发明专利]改善RPMB分区数据安全性的方法、装置及介质-CN202110090420.3有效
发明人： 温佳强 -专利权人：珠海妙存科技有限公司
申请日： 2021-01-22 - 公布日： 2022-12-20 - 主分类号： G06F21/62 文献下载
摘要：本发明涉及一种改善RPMB分区数据安全性的方法、装置及介质的技术方案，包括：对主机发送读数据请求给存储设备时，在数据包中添加MAC字段；存储设备对数据包进行接收，以及，对主机是否授权进行验证。本发明的有益效果为：基于现有eMMC RPMB规定的读访问流程下，增加鉴权机制，避免未授权用户对分区数据进行访问；基于现有eMMC的配置空间及配置方法，增加读鉴权机制控制开关。使得eMMC兼容标准协议，同时又可在有需求时打开读鉴权机制；对读鉴权机制控制开关本身的操作进行鉴权，可防止非授权Host恶意关闭读鉴权机制。
改善 rpmb 分区数据安全性方法装置介质

[发明专利]一种NANDFlash ZQ校准方法-CN202211143609.5在审
发明人： 温佳强;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2022-09-20 - 公布日： 2022-12-09 - 主分类号： G11C29/02 文献下载
摘要：本发明提供一种NANDFlash ZQ校准方法，其包括在存储控制器内部增加一个可调电阻，将可调电阻通过开关S1切换与存储控制器的ZQ引脚连接，在存储控制器的测试阶段对可调电阻进行校准；在NAND Flash ZQ校准阶段，存储控制器内部的可调电阻通过ZQ引脚与NAND Flash的ZQ引脚连接，使可调电阻替换外部独立的校准电阻RZQ，启动NAND Flash协议定义的校准时序，由存储控制器发送命令，完成NAND Flash内部的ZQ校准。本发明用以解决现有技术中存在的测试时需外接参考电阻，BOM成本高，空间占用率高等问题，在应用时可去掉外部的RZQ精准参考电阻，同时兼容支持现有校准方案，从而达到降低BOM成本，增大基板或PCB走线空间的目的。
一种 nandflash zq 校准方法

1
2
下一页»
尾页
共 18 条