“株式会社POWDEC”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]常关型极化超结GaN基场效应晶体管和电气设备-CN202180093495.5在审
发明人：河合弘治;八木修一;成井启修 -专利权人： 株式会社POWDEC
申请日： 2021-10-05 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：该常关型极化超结GaN基场效应晶体管具有：未掺杂GaN层11、AlxGa1‑xN层12(0＜x＜1)、岛状的未掺杂GaN层13、p型GaN层14、p型InyGa1‑yN层15(0＜y＜1)、p型InyGa1‑yN层15上的栅电极16、AlxGa1‑xN层12上的源电极17和漏电极18。在将AlxGa1‑xN层12与未掺杂GaN层11之间的异质界面和AlxGa1‑xN层12与未掺杂GaN层13之间的异质界面的极化电荷量设为NPZ、将AlxGa1‑xN层12的厚度设为d时，NPZd≤2.64×1014[cm‑2nm]成立。
常关型极化 gan 场效应晶体管电气设备

[发明专利]半导体元件以及装置-CN202180088463.6在审
发明人：佐藤寿朗;奥野浩司;篠田大辅;上村俊也;成井启修;河合弘治;八木修一 -专利权人：丰田合成株式会社;株式会社POWDEC
申请日： 2021-12-16 - 公布日： 2023-08-18 - 主分类号： H01L29/06 文献下载
摘要：提供抑制电流崩塌并且实现薄层载流子浓度的提高的半导体元件以及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第一中间层(150)、第二中间层(160)、源极电极(S1)、漏极电极(D1)及栅极电极(G1)。第二半导体层(120)的带隙大于第一半导体层(110)及第三半导体层(130)的带隙。夹着第二半导体层(120)的第一中间层(150)及第二中间层(160)的带隙大于第二半导体层(120)的带隙。
半导体元件以及装置

[发明专利]常关型极化超结GaN系场效应晶体管和电气设备-CN202180025734.3在审
发明人：河合弘治;八木修一;成井启修 -专利权人： 株式会社POWDEC
申请日： 2021-09-16 - 公布日： 2022-11-25 - 主分类号： H01L29/778 文献下载
摘要：该常关型极化超结GaN系FET具有依次层叠的未掺杂GaN层11、AlxGa1‑xN层12、岛状的未掺杂GaN层13、p型GaN层14和p型InyGa1‑yN层15，在最上层具有栅极16，在AlxGa1‑xN层12上具有源极17和漏极18，在AlxGa1‑xN层12上具有与未掺杂GaN层13的一端部接近的p型InzGa1‑zN层19和栅极20。栅极20可以隔着栅绝缘膜设置在p型InzGa1‑zN层19上。在非工作时，将在未掺杂GaN层11/AlxGa1‑xN层12异质界面处形成的2DEG22的、栅极20的正下方的部分的浓度设为n0、将栅极16的正下方的部分的浓度设为n1、将极化超结区域的浓度设为n2、将极化超结区域与漏极18之间的部分的浓度设为n3时，n0≤n1＜n2＜n3。
常关型极化 gan 场效应晶体管电气设备

[发明专利]半导体元件以及装置-CN202180022947.0在审
发明人：佐藤寿朗;竹中靖博;篠田大辅;上村俊也;河合弘治;八木修一 -专利权人：丰田合成株式会社;株式会社POWDEC
申请日： 2021-03-25 - 公布日： 2022-11-15 - 主分类号： H01L29/778 文献下载
摘要：本技术的目的在于提供耐压性优异的半导体元件及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第二半导体层(120)或第三半导体层(130)之上的源极电极(S1)及漏极电极(D1)以及第四半导体层(140)之上的栅极电极(G1)。源极电极(S1)形成在凹部(X1)之上。漏极电极(D1)形成在凹部(X2)之上。漏极电极接触区域(DC1)与第三半导体层(130)之间的距离(Ld)大于源极电极接触区域(SC1)与第三半导体层(130)之间的距离(Ls)。
半导体元件以及装置

[发明专利]半导体元件以及装置-CN202180022787.X在审
发明人：佐藤寿朗;竹中靖博;篠田大辅;上村俊也;河合弘治;八木修一 -专利权人：丰田合成株式会社;株式会社POWDEC
申请日： 2021-03-25 - 公布日： 2022-11-08 - 主分类号： H01L29/778 文献下载
摘要：本技术的目的在于提供至少一个以上的电气特性优异的半导体元件及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第二半导体层(120)或第三半导体层(130)之上的源极电极(S1)及漏极电极(D1)以及第四半导体层(140)之上的栅极电极(G1)。将栅极电极(G1)与第四半导体层(140)接触的栅极电极接触区域(GC1)投影到第二半导体层(120)而得的区域包围将源极电极(S1)与第二半导体层(120)接触的源极电极接触区域(SC1)投影到第二半导体层(120)而得的区域的周围。
半导体元件以及装置

[发明专利]半导体元件以及装置-CN202180022782.7在审
发明人：佐藤寿朗;竹中靖博;神谷真央;篠田大辅;上村俊也;河合弘治;八木修一 -专利权人：丰田合成株式会社;株式会社POWDEC
申请日： 2021-03-25 - 公布日： 2022-11-04 - 主分类号： H01L29/812 文献下载
摘要：本技术的目的在于提供耐压性优异的半导体元件及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第二半导体层(120)或第三半导体层(130)之上的源极电极(S1)及漏极电极(D1)以及第四半导体层(140)之上的栅极电极(G1)。棒状形状的前端部分中的连接从源极电极接触区域(SC1)至漏极电极接触区域(DC1)的最短距离的方向的极化超结区域的长度(Lpsj2)为棒状形状的除前端部分以外的部分中的连接从源极电极接触区域(SC1)至漏极电极接触区域(DC1)的最短距离的方向的极化超结区域的长度(Lpsj1)以上。
半导体元件以及装置

[发明专利]半导体元件以及装置-CN202180022817.7在审
发明人：佐藤寿朗;竹中靖博;奥野浩司;篠田大辅;上村俊也;河合弘治;八木修一 -专利权人：丰田合成株式会社;株式会社POWDEC
申请日： 2021-03-25 - 公布日： 2022-11-04 - 主分类号： H01L29/808 文献下载
摘要：本技术的目的在于提供至少一个以上的电气特性优异的半导体元件及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第二半导体层(120)或第三半导体层(130)之上的源极电极(S1)及漏极电极(D1)以及第四半导体层(140)之上的栅极电极(G1)。位错密度为1×106cm‑2以上且1×1010cm‑2以下。第二半导体层(120)与第三半导体层(130)之间的接触面积在栅极宽度方向的每1μm为10μm2以上且200μm2以下。
半导体元件以及装置

[发明专利]二极管、二极管的制造方法和电气设备-CN202080037000.2在审
发明人：河合弘治;八木修一;齐藤武尊;中村文彦;成井启修 -专利权人： 株式会社POWDEC
申请日： 2020-03-05 - 公布日： 2021-12-31 - 主分类号： H01L29/06 文献下载
摘要：二极管由双栅PSJ‑GaN系FET构成。该FET具有GaN层11、AlxGa1‑xN层12、未掺杂的GaN层13和p型GaN层14。在AlxGa1‑xN层12上设置有源电极19和漏电极20，在p型GaN层14上设置有第一栅电极15，在设于槽16内部的栅极绝缘膜17上设置有第二栅电极18，所述槽16设置在源电极19和未掺杂的GaN层13之间的部分处的AlxGa1‑xN层12中。源电极19、第一栅电极15和第二栅电极18彼此连接，或者源电极19和第二栅电极18彼此连接、并且第一栅电极15被施加相对于源电极19和第二栅电极18而言为正的电压。
二极管制造方法电气设备

[发明专利]半导体封装体、安装有半导体封装体的模块及电气设备-CN201780026378.0有效
发明人：河合弘治;八木修一;越后谷祥子 -专利权人： 株式会社POWDEC;株式会社桑田
申请日： 2017-09-25 - 公布日： 2019-08-16 - 主分类号： H01L23/48 文献下载
摘要：一种半导体封装体，具备：半导体芯片(C)，在绝缘基板(10)的第1主面上设置有构成三端子半导体元件的半导体层(20)，在半导体层(20)上以三角形配置有源极(30)、漏极(40)及栅极；电极焊盘(60、70)等，分别与源极(30)、漏极(40)及栅极电连接，被拉出到半导体层(20)的外部；及电绝缘性的树脂(90)，对半导体层(20)、源极(30)、漏极(40)、栅极及绝缘基板(10)的侧面进行密封。
半导体层漏极源极半导体封装体绝缘基板半导体芯片半导体元件三角形配置电极焊盘电绝缘性电气设备电连接树脂拉出密封侧面外部

[发明专利]半导体器件-CN201180030470.7有效
发明人：中岛昭;桑卡拉纳拉亚南·埃克纳特马达蒂尔;住田行常;河合弘治 -专利权人：谢菲尔德大学;株式会社POWDEC
申请日： 2011-06-21 - 公布日： 2013-02-27 - 主分类号： H01L21/338 文献下载
摘要：通过利用极化结，从而根本性地缓和传导通道的局部中产生的峰电场，实现高耐压化，同时消除电流崩塌的产生以达到实际应用的水平，容易实现低损耗GaN类半导体器件。半导体器件具有依次层叠于C面蓝宝石基板等基底基板上的Inz Ga1-z N层11(0≤z＜1)、Alx Ga1-x N层12(0＜x＜1)、Iny Ga1-y N层13(0≤y＜1)以及p型Inw Ga1-w N层14(0≤w＜1)。在非运作时，在Alx Ga1-xN层12与Iny Ga1-y N层13之间的异质界面近旁部分的Iny Ga1-y N层13处形成二维空穴气15、且在Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面近旁部分的Inz Ga1-z N层16处形成二维电子气16。
半导体器件

1
共 10 条