“杜念通”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]一种归一化分层最小和LDPC译码器的FPGA实现方法-CN202310715691.2在审
发明人：姚静;杜念通;尤喜成 -专利权人：成都橙峰科技有限公司
申请日： 2023-06-16 - 公布日： 2023-10-17 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种归一化分层最小和LDPC译码器的FPGA实现方法，该方法包括：S1、根据扩展因子大小获取i个变量节点值NV和j个校验节点值CV，再重组成一个有效待译码信息QLLR；S2、根据归一化分层算法将所述有效待译码信息QLLR所在位置分成n层；S3、采用流水线方式根据在第j层位置所涉及有效待译码#imgabs0#来更新第(j+1)层的APP值，直至译码结束。因此，本发明流水线译码通过解决层与层之间信息丢失等问题，很大程度上缩短了译码时延，提高了译码吞吐量。
一种归一化分层最小 ldpc 译码器 fpga 实现方法

[实用新型]一种配合XMDA使用的RDMA高速数据传输系统-CN202223397542.6有效
发明人：尤喜成;张邦强;杜念通 -专利权人：成都橙峰科技有限公司
申请日： 2022-12-12 - 公布日： 2023-05-09 - 主分类号： G06F15/78 文献下载
摘要：本实用新型涉及一种配合XMDA使用的RDMA高速数据传输系统，该数据传输系统包括ZYNQ、与ZYNQ通过PCIE接口连接的Jetson嵌入式开发板和与ZYNQ通过DDR3接口连接的DDR3固态存储器，Jetson嵌入式开发板包括CPU和GPU，CPU包括用户层和与用户层数据交互的RDMA内核驱动；其中，ZYNQ包括XDMA、FIFO IP核、用户侧、AXI CROSSBAR IP核、DDR3IP核和外部管脚；XDMA与外部管脚连接；FIFO IP核与XDMA通过AXI接口连接；AXI CROSSBAR IP核通过AXI接口分别与FIFO IP核和用户侧连接。
一种配合 xmda 使用 rdma 高速数据传输系统

[发明专利]一种基于GPU和FPGA的异构数据采集与处理系统-CN202211589785.1在审
发明人：尤喜成;夏灏;杜念通 -专利权人：成都橙峰科技有限公司
申请日： 2022-12-12 - 公布日： 2023-05-05 - 主分类号： G06F15/173 文献下载
摘要：本发明涉及一种基于GPU和FPGA的异构数据采集与处理系统，该系统包括GPU板卡、FPGA板卡和外部设备，FPGA板卡包括ZYNQ处理平台和DDR动态存储器，GPU板卡与ZYNQ处理平台通过PCIE接口连接，ZYNQ处理平台与DDR动态存储器通过存储器接口连接，GPU板卡采用DMA驱动通过PCIE接口直接访问DDR动态存储器中的数据，ZYNQ处理平台与外部设备连接；其中，ZYNQ处理平台包括XDMAIP核；GPU板卡包括应用APP、DMA驱动和内存单元，应用APP用于控制DMA驱动通过PCIE接口直接访问DDR动态存储器的数据，并将该数据从DDR动态存储器中拷贝到GPU板卡的内存单元中；XDMAIP核控制内存单元向FPGA板卡写入数据，XDMAIP核控制内存单元从FPGA板卡读取数据。因此，本发明不仅体积小、功耗低，还能满足功耗低和处理速度的均衡，以及灵活地运用在各种场景上。
一种基于 gpu fpga 数据采集处理系统

[发明专利]一种基于reverse banyan网络的准循环LDPC移位方法-CN202211589799.3在审
发明人： 杜念通;黄晓琴;尤喜成 -专利权人：成都橙峰科技有限公司
申请日： 2022-12-12 - 公布日： 2023-04-28 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种基于reverse banyan网络的准循环LDPC移位方法，该准循环LDPC移位方法的具体步骤为：获取待需移位的数据且设为第一输入数据，所述第一输入数据个数为P0；将第一输入数据个数P0通过在第一输入数据前面填充P1个补充数据，直到填充形成第二输入数据且该第二输入数据个数为P2，且对第二输入数据进行标记；运用reverse banyan网络拓扑结构对第二输入数据进行循环移位后得到第二输入数据所对应的输出数据；将所述第二输入数据所对应的输出数据进行剔除和重新排序，得到循环移位后的第一输入数据所对应的输出数据。因此，本发明不仅解决了循环移位数据个数不是2t时如何循环移位的问题，而且还降低移位网络所占资源。
一种基于 reverse banyan 网络循环 ldpc 移位方法

[发明专利]一种基于Python的滤波器自动化数据的验证平台及方法-CN202211589938.2在审
发明人：尤喜成;丁鹏云;杜念通 -专利权人：成都橙峰科技有限公司
申请日： 2022-12-12 - 公布日： 2023-04-18 - 主分类号： G06F8/30 文献下载
摘要：本发明涉及一种基于Python的滤波器自动化数据的验证平台及方法，该验证平台具体内容包括如下：用于运行MATLAB代码将待滤波信号的采样点通过fwrite函数等写文件函数存入到不同文件名的文本文件中并得到不同参数数据源的数据源生成单元，用于采用Python模块来控制读取CSV文件并以CSV配置参数的形式传递给MATLAB模块和VCS模块的平台控制中心，用于采用将MATLAB模块和VCS模块输出的数据相减后是否为零来判断所输出的数据的正确性的对比数据生成单元，用于存放所述MATLAB模块和VCS模块对比输出的结果的存放结果单元。因此，本发明不仅能够在运行一次程序的情况下将不同配置的输出结果对比，可以实现高度的自动化对比数据；还能将配置参数以表格的形式写入CSV文件，可以快速准确的配置各种参数信息。
一种基于 python 滤波器自动化数据验证平台方法

[发明专利]一种64并行度LDPC译码器解不同提升值的FPGA实现方法-CN202211606051.X在审
发明人： 杜念通;姚静;尤喜成 -专利权人：成都橙峰科技有限公司
申请日： 2022-12-12 - 公布日： 2023-04-18 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种64并行度LDPC译码器解不同提升值的FPGA实现方法，该方法包括：解调得到译码器中一组变量节点输入矩阵X1*i，该组变量节点输入矩阵代表变量节点的i个最小负荷选路LLR；利用译码并行度P将该组变量节点输入矩阵X1*i均分成Q份后得到该组变量节点重塑矩阵X_new，当所述输入矩阵XQ*P的变量节点对应的循环移位值CS大于或小于P时，判断中间变量CS_new是否等于0来确认该组变量节点重塑矩阵X_new移位行数；根据该组变量节点重塑矩阵X_new向下移位行数依次将该组变量节点重塑矩阵X_new的输入数据进行数据拼接。因此，本发明不仅能减少了译码过程的并行度大小，也能节约了FPGA的硬件资源。
一种 64 并行 ldpc 译码器不同提升 fpga 实现方法

[发明专利]一种基于阵列天线的QAM调制信号发射方法-CN201710650757.9有效
发明人：贺寓东;刘友江;杜念通 -专利权人：中国工程物理研究院电子工程研究所
申请日： 2017-08-02 - 公布日： 2020-05-05 - 主分类号： H04L27/36 文献下载
摘要：本发明公开了一种基于阵列天线的QAM调制信号发射方法，涉及无线电通信技术领域。本发明将QAM调制信号分解为多个独立的BPSK调制信号，经饱和功率放大器放大后由阵列天线同时向外辐射，通过空间功率合成在期望方向上产生QAM调制信号，在其它方向上的调制星座图则会产生畸变，可实现QAM调制信号的高效线性发射，降低了发射机的热损耗，并具有保密通信功能。
一种基于阵列天线 qam 调制信号发射方法