“本田岩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]存储器设备和数据验证方法-CN202010012979.X在审
发明人： 本田岩 -专利权人：半导体元件工业有限责任公司
申请日： 2020-01-07 - 公布日： 2020-09-15 - 主分类号： G06F3/06 文献下载
摘要：本发明题为“存储器设备和数据验证方法”。公开了一种用于验证存储器设备中的数据的方法及电路。将来自微控制器单元或数据存储结构的数据复制到寄存器块。由复制到寄存器块的数据来确定校验和值和校验和种子值。可使用循环冗余校验技术来确定这些值。使用该校验和种子值和该校验和值来确定验证值，该验证值用于验证存储器设备中的数据的完整性。根据另一个方面，电机驱动器电路包括存储器设备，该存储器设备被配置为具有保留数据区段、非保留数据区段和校验和存储区段。寄存器块耦接到该存储器设备，其中寄存器块包括校验和种子存储寄存器；并且校验功能电路耦接到该存储寄存器。
存储器设备数据验证方法

[发明专利]除法电路-CN200810108561.8有效
发明人： 本田岩 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2008-05-27 - 公布日： 2008-12-17 - 主分类号： G06F7/52 文献下载
摘要：一种除法电路，是以除数除被除数的除法电路，具备：倍除数生成电路，其生成从除数的2倍到2^m－1(m是2以上的整数)倍的2^m－2个作为除数的倍数的倍除数；和商生成电路，其通过从被除数分别减去除数及2^m－2个倍除数，使得针对被除数的商从上位开始按每m位顺次生成。由此，可高速执行除法处理。
除法电路

[发明专利]处理器-CN200810109159.1有效
发明人： 本田岩;岸田慎也 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2008-05-23 - 公布日： 2008-12-03 - 主分类号： G06F9/30 文献下载
摘要：提供一种处理器，具备：多个寄存器；命令读出电路，其从存储器中读出命令；命令生成电路，其在由命令读出电路读出的命令是指示存储在多个寄存器中的数据的保存的命令的情况下，按照每个寄存器生成将数据保存在规定的存储区域中的命令；命令执行电路，其执行从存储器中读出的命令以及由命令生成电路所生成的命令。从而，削减程序大小。
处理器

[发明专利]存储器访问装置-CN200710136649.6无效
发明人： 本田岩 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2007-07-18 - 公布日： 2008-03-26 - 主分类号： G06F13/16 文献下载
摘要：存储器访问装置包括：根据读出数据的数据尺寸和地址空间中的地址，输出对于第一和第二存储器的至少一方的读出地址的地址输出部；根据读出数据的所述数据尺寸和地址空间中的所述地址，对第一和第二存储器的至少一方输出读出请求的访问请求输出部；输出关于读出数据的数据尺寸的信息和关于地址的信息的数据信息输出部；按照读出地址、读出请求，从由第一和第二存储器的至少一方输出的数据，根据关于数据尺寸的信息和关于地址的信息，生成读出数据，输出的读出数据输出部。
存储器访问装置

[发明专利]存储器访问装置-CN200710091768.4有效
发明人：中牟田和周;本田岩;黑田隆 -专利权人：三洋电机株式会社
申请日： 2007-04-09 - 公布日： 2007-10-24 - 主分类号： G06F13/16 文献下载
摘要：一种存储器访问装置，从具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入读出命令的端子、按照读出命令，在时钟信号从一方的电平向另一方的电平变化的定时，输出存储在由地址信息确定的地址中的数据的端子的存储器读出数据，包括：在时钟信号从一方的电平向另一方的电平变化的第一定时，输出地址信息和读出命令的地址信息输出部；把在第一定时的下一个第二定时从存储器输出的数据在第二定时的下一个第三定时存储的数据存储部。使存储器访问的高速化成为可能。
存储器访问装置

[发明专利]存储器控制电路及存储器控制方法-CN200610163714.X无效
发明人：黑田隆;本田岩;富田典幸;大桥秀纪 -专利权人：三洋电机株式会社
申请日： 2006-11-30 - 公布日： 2007-06-27 - 主分类号： G06F12/02 文献下载
摘要：一种存储器控制电路，控制存储最大L位数据的k位宽的m个存储器(第1～第m存储器)，具备：地址输入电路，根据地址低j位确定存储数据最初k位的存储器(第n存储器)，将地址高A－j位输入到第n～第m存储器，将该地址加1后的地址输入到第1～第n－1存储器；数据输入电路，按第n～第m存储器、第1～第n－1存储器的顺序，输入按每k位分割的分割数据；数据输出电路，按第n～第m存储器、第1～第n－1存储器的顺序，从与数据宽对应数量的存储器读出所述分割数据；和存储器选择电路，按第n～第m存储器、第1～第n－1存储器的顺序，使D/k个存储器为可读写的状态。由此不导致使用效率降低及处理负荷增大，可读写数据宽不同的数据。
存储器控制电路控制方法

[发明专利]总线地址选择电路及总线地址选择方法-CN200610163733.2无效
发明人： 本田岩;大桥秀纪;黑田隆;富田典幸 -专利权人：三洋电机株式会社
申请日： 2006-12-04 - 公布日： 2007-06-27 - 主分类号： G06F13/40 文献下载
摘要：一种总线地址选择电路，用于选择输出到与第一存储器连接的第一地址总线、和与第二存储器连接的第二地址总线的地址，其中具备：地址输出电路，其根据命令代码中的规定的多个位，将多个地址寄存器中的第一及第二地址寄存器所存储的第一及第二地址输出；和总线选择电路，其根据所述第一及第二地址中的至少一方的规定的高位n位，将所述第一地址输出到所述第一及第二地址总线的一方，并将所述第二地址输出到所述第一及第二地址总线的另一方。由此，可不增加命令代码的位数而提高总线地址选择的自由度。
总线地址选择电路方法

[发明专利]编码电路及数字信号处理电路-CN200610164226.0无效
发明人： 本田岩;大桥秀纪;黑田隆;富田典幸 -专利权人：三洋电机株式会社
申请日： 2006-12-05 - 公布日： 2007-06-27 - 主分类号： G06F11/08 文献下载
摘要：一种编码电路，其中具备：待编码数据存储寄存器，其存储n位待编码数据；运算用数据存储寄存器，其存储待编码被移位而生成的m位运算用数据；移位器，其对待编码数据存储寄存器中存储的待编码数据进行移位，并移位输入至运算用数据存储寄存器；第一系数寄存器，其存储用于进行编码的m位第一系数数据；第一逻辑电路，其被输入运算用数据存储寄存器中存储的运算用数据、和第一系数寄存器中存储的第一系数数据，并输出运算用数据及第一系数数据的按位逻辑与；和第二逻辑电路，其被输入从第一逻辑电路输出的m位数据，并将m位数据的异或作为编码数据进行输出。由此，高速地进行编码处理。
编码电路数字信号处理

[发明专利]数据处理用集成电路-CN200510137596.0无效
发明人： 本田岩 -专利权人：三洋电机株式会社
申请日： 2005-12-30 - 公布日： 2006-09-27 - 主分类号： G11B20/10 文献下载
摘要：提供一种音频解码器，包括DSP、SRAM、地址寄存器和SDRAM传送控制单元，SDRAM传送控制单元与作为设置在该音频解码器外部的存储器的SDRAM连接，DSP通过存储在SRAM中的程序的控制，将在DSP实施的解码处理之后的阶段中所使用的程序或数据在SDRAM中的地址设定到地址寄存器中，SDRAM传送控制单元将存储在SDRAM的该地址中的程序或数据传送到SRAM。这样，在用于DVD播放机等的音频解码器中，在不降低处理速度的情况下，可以减少芯片面积。
数据处理集成电路

1
共 9 条