“日高宪一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]多孔质陶瓷结构体及多孔质陶瓷结构体的制造方法-CN202110274974.9有效
发明人：泉有仁枝;日高宪一;三浦晃弘 -专利权人：日本碍子株式会社
申请日： 2021-03-15 - 公布日： 2023-08-22 - 主分类号： B01J23/889 文献下载
摘要：本发明涉及多孔质陶瓷结构体及多孔质陶瓷结构体的制造方法。多孔质陶瓷结构体中，含Fe时的Fe的含有率按Fe2O3换算为0.1质量％以上且3.0质量％以下，含Mn时的Mn的含有率按Mn2O3换算为0.1质量％以上且3.0质量％以下。含Fe或Mn的同时还含Co时的Co的含有率按Co3O4换算为0.1质量％以上且3.0质量％以下，不含Fe及Mn而含Co时的Co的含有率按Co3O4换算为0.2质量％以上且6.0质量％以下。Ce的含有率按CeO2换算为0.1质量％以上且10质量％以下。Fe,Mn,Co比例为0.8以上且9.5以下。金属氧化物粒子(2)的含有率为0.3质量％以上且8.0质量％以下。
多孔陶瓷结构制造方法

[发明专利]多孔质陶瓷结构体-CN202110889453.4有效
发明人：泉有仁枝;日高宪一;三浦晃弘 -专利权人：日本碍子株式会社
申请日： 2021-08-04 - 公布日： 2023-06-30 - 主分类号： C04B35/195 文献下载
摘要：本发明提供一种多孔质陶瓷结构体，提高了多孔质陶瓷结构体的助催化能力。多孔质陶瓷结构体具备：多孔质的蜂窝结构体(10)，其主成分为堇青石；以及含Ce－Zr粒子(2)，其固定于蜂窝结构体(10)。含Ce－Zr粒子(2)包含Ce及Zr。含Ce－Zr粒子(2)具备：固定部(21)，其位于蜂窝结构体(10)的内部；以及突出部(22)，其与固定部(21)连续且从蜂窝结构体(10)突出。由此，能够提高多孔质陶瓷结构体的助催化能力。
多孔陶瓷结构

[发明专利]多孔质复合体-CN202180005835.4在审
发明人：久保山正志;日高宪一;中岛拓哉;泉有仁枝 -专利权人：日本碍子株式会社
申请日： 2021-01-29 - 公布日： 2022-09-09 - 主分类号： B01J35/04 文献下载
摘要：多孔质复合体(1)具备：多孔质的基材(2)、以及在基材(2)的捕集面(例如、第一隔室(231)的内侧面)所设置的多孔质的捕集层(3)。捕集层(3)包含在基材(2)的捕集面的气孔内所配置的作为稀土类氧化物或过渡金属氧化物的催化剂粒子。上述捕集面中的由捕集层(3)被覆的被覆区域的合计面积为捕集面整体的面积的60％以下。据此，能够抑制多孔质复合体(1)的压力损失增大，并且，实现粒子状物质的较佳的捕集效率。另外，利用捕集层(3)的催化剂粒子，能够促进所捕集到的粒子状物质的氧化，从而能够降低该粒子状物质的燃烧开始温度。
多孔复合体

[发明专利]多孔质陶瓷结构体及多孔质陶瓷结构体的制造方法-CN202110278999.6在审
发明人：泉有仁枝;日高宪一;三浦晃弘 -专利权人：日本碍子株式会社
申请日： 2021-03-16 - 公布日： 2021-09-28 - 主分类号： B01J23/889 文献下载
摘要：本发明涉及多孔质陶瓷结构体及多孔质陶瓷结构体的制造方法。多孔质陶瓷结构体中，含Fe时的Fe的含有率按Fe2O3换算为0.1质量％以上且3.0质量％以下，含Mn时的Mn的含有率按Mn2O3换算为0.1质量％以上且3.0质量％以下。含Fe或Mn的同时还含Co时的Co的含有率按Co3O4换算为0.1质量％以上且3.0质量％以下，不含Fe及Mn而含Co时的Co的含有率按Co3O4换算为0.2质量％以上且6.0质量％以下。Ce的含有率按CeO2换算为0.1质量％以上且10质量％以下。Fe,Mn,Co比例为0.8以上且9.5以下。多孔质陶瓷结构体(1)包含按ZnO换算为0.03质量％以上且2.5质量％以下的Zn。
多孔陶瓷结构制造方法

[发明专利]多孔质陶瓷结构体-CN202080007119.5在审
发明人：泉有仁枝;日高宪一;三浦晃弘 -专利权人：日本碍子株式会社
申请日： 2020-01-10 - 公布日： 2021-08-17 - 主分类号： B01J35/10 文献下载
摘要：多孔质陶瓷结构体中，含Fe时的Fe的含有率按Fe2O3换算为0.1质量％以上且3.0质量％以下，含Mn时的Mn的含有率按Mn2O3换算为0.1质量％以上且3.0质量％以下，含Fe或Mn的同时还含Co时的Co的含有率按Co3O4换算为0.1质量％以上且3.0质量％以下，不含Fe及Mn而含Co时的Co的含有率按Co3O4换算为0.2质量％以上且6.0质量％以下，Ce的含有率按CeO2换算为0.1质量％以上且10质量％以下。按Fe2O3换算的Fe的含有率、按Mn2O3换算的Mn的含有率以及按Co3O4换算的Co的含有率之和相对于按CeO2换算的Ce的含有率的比例为0.8以上且9.5以下。由此，能够提供压力损失低且具有高催化能力的多孔质陶瓷结构体。
多孔陶瓷结构

[发明专利]多孔质陶瓷结构体-CN202010118452.5在审
发明人：泉有仁枝;日高宪一 -专利权人：日本碍子株式会社
申请日： 2020-02-26 - 公布日： 2020-09-22 - 主分类号： B01J23/889 文献下载
摘要：本发明提供一种压力损失低、且具有高催化能力的多孔质陶瓷结构体。多孔质陶瓷结构体具备：主成分为堇青石的多孔质结构体主体(即、蜂窝结构体)、以及固定于蜂窝结构体的锰(Mn)及钨(W)。由此，能够减少多孔质陶瓷结构体中的压力损失，并且，还能够降低多孔质陶瓷结构体中的NO燃烧温度。换言之，通过使多孔质陶瓷结构体为上述构成，能够提供压力损失低、且具有高催化能力的多孔质陶瓷结构体。
多孔陶瓷结构

[发明专利]半导体器件-CN201110300927.3无效
发明人：大沼卓司;日高宪一;高冈洋道;窪田吉孝;津田浩嗣;石毛清一 -专利权人：瑞萨电子株式会社
申请日： 2011-09-29 - 公布日： 2012-05-09 - 主分类号： H01L23/525 文献下载
摘要：本发明提供一种半导体器件。具体地，提供一种即使利用确定在电极上是否存在电荷积聚的方法也不能分析内部写入信息的反熔丝。该反熔丝包括栅极绝缘膜、栅电极和第一扩散层。第二扩散层通过器件隔离膜与第一扩散层隔离，并且与第一扩散层的导电类型相同。栅极布线形成为与栅电极成为一体，并且在器件隔离膜上延伸。公共接触将栅极布线耦合到第二扩散层。栅电极由掺杂有与第一扩散层导电类型相同的杂质的诸如多晶硅的半导体材料构成。第二扩散层仅耦合到公共接触。
半导体器件

[发明专利]非易失性半导体存储装置-CN200910003694.3无效
发明人：儿玉典昭;日高宪一;小畑弘之;大沼卓司 -专利权人：恩益禧电子股份有限公司
申请日： 2009-01-19 - 公布日： 2009-07-22 - 主分类号： H01L27/112 文献下载
摘要：提供一种非易失性半导体存储装置，其具有动作电压种类少、可减小周边电路的电路规模的存储单元，具有：选择晶体管8，其在半导体基板1的通道两侧具有源极/漏极(3)，并且在通道上，通过厚栅极绝缘膜(4)而具有栅极电极(6)；元件分离区域(2)，形成在与选择晶体管(8)相邻的区域的半导体基板(1)上；反熔丝(9)，与元件分离区域(2)相邻，并且在半导体基板(1)上形成下部电极(27)，在元件分离区域(2)和下部电极(27)之间的区域的半导体基板(1)上，通过薄栅极绝缘膜(5)而具有上部电极(7)；和连接接触器(28)，电连接源极(3)和上部电极(7)之间，并且与源极(3)及上部电极(7)接触。
非易失性半导体存储装置

[发明专利]非易失性存储器及其制造方法-CN200810128539.X无效
发明人： 日高宪一;儿玉典昭 -专利权人：恩益禧电子股份有限公司
申请日： 2008-06-27 - 公布日： 2008-12-31 - 主分类号： H01L29/788 文献下载
摘要：本发明提供一种非易失性存储器及其制造方法，提高非易失性存储器的性能，并使制造工序减少。该非易失性存储器在存储器单元(MC)中，在N型阱(3a)中形成P型扩散区域(7a)、P型扩散区域(7b)以及P型扩散区域(7c)，在P型扩散区域(7a)和P型扩散区域(7b)之间的沟道上经由选择栅绝缘膜(4a)形成选择栅(6a)，在P型扩散区域(7b)和P型扩散区域(7c)之间的沟道上经由浮栅绝缘膜(5)形成浮栅(6b)。在周边电路(PT)中，在N型阱(3b)中，形成P型扩散区域(7d)以及P型扩散区域(7e)，在P型扩散区域(7d)和P型扩散区域(7e)之间的沟道上经由周边电路栅极绝缘膜(4b)形成周边电路栅极(6c)。浮栅绝缘膜(5)的膜厚构成为比选择栅绝缘膜(4a)和周边电路栅极绝缘膜(4b)的膜厚厚。
非易失性存储器及其制造方法

[发明专利]半导体存储器设备-CN200710142365.8无效
发明人：儿玉典昭;日高宪一 -专利权人：恩益禧电子股份有限公司
申请日： 2007-08-22 - 公布日： 2008-02-27 - 主分类号： G11C14/00 文献下载
摘要：本发明提供一种不需要增加存储器单元的面积或对CMOS工艺过程添加步骤就能够获得的高度可靠的非易失性存储器。该非易失行存储器包括由6个MOS晶体管构成的SRAM单元、电连接到第一转移MOS晶体管的栅极的第一字线，和电连接到第二转移MOS晶体管的栅极的第二字线。在第一PMOS晶体管的写操作期间，驱动电路将绝对值不大于结击穿电压的正电压施加到n型阱以及第一和第二PMOS晶体管的源极，同时地将该正电压施加到第一字线并将地电压施加到第二字线和第一数据线。
半导体存储器设备

[发明专利]半导体存储器件及其制造方法-CN99107230.8无效
发明人： 日高宪一;筑地优 -专利权人：恩益禧电子股份有限公司
申请日： 1999-05-13 - 公布日： 2004-05-12 - 主分类号： H01L27/105 文献下载
摘要：在如闪速存储器件的半导体存储器件中，在由掩埋扩散层形成的导体或布线上形成如氮化钛等具有高耐熔性的金属或金属化合物的导体层以减小其电阻。在本发明中，这种导体层是用少量工艺步骤形成的而没有用光刻工艺。在用每个浮置栅和虚拟栅作掩模，离子注入形成用于源区和漏区的掩埋扩散层之后，在整个衬底表面上淀积氮化钛。然后制造在浮置栅和虚拟栅之间留下的氮化钛层上的氧化膜层。随后使用该留下的氧化膜层作掩模，去掉浮置栅上和虚拟栅上的氮化钛层。
半导体存储器件及其制造方法

1
共 11 条