专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果15个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN200610127219.3有效
  • 菊地修一;中谷清史;大川重明 - 三洋电机株式会社
  • 2006-09-12 - 2007-03-21 - H01L29/78
  • 在以往的半导体装置中,按照有源区域形成无源区域,由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中,以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域,椭圆形状的曲线区域(R)用作无源区域。在无源区域中,按照曲线形状形成有P型的扩散层(3)。另外,在无源区域的一部分中,形成有P型的扩散层(4)。而且,P型的扩散层(3、4)形成为浮置扩散层,与绝缘层上的金属层进行电容结合,成为施加规定电位的状态。根据该结构,可以提高无源区域中的耐压特性,并且可以维持有源区域的电流能力。
  • 半导体装置
  • [发明专利]半导体装置-CN200610073802.0有效
  • 菊地修一;大川重明;中谷清史;高桥利幸 - 三洋电机株式会社
  • 2006-03-30 - 2006-11-01 - H01L29/861
  • 本发明提供一种半导体装置。在现有的半导体装置中,存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中,在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14),并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且,在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11),与施加了阳极电位的金属层(18)电容耦合。通过该结构,减小耗尽层的大的曲率变化,提高保护二极管(1)的耐压特性。
  • 半导体装置
  • [发明专利]半导体装置-CN200610073801.6无效
  • 菊地修一;大川重明;中谷清史;高桥利幸 - 三洋电机株式会社
  • 2006-03-30 - 2006-11-01 - H01L29/861
  • 本发明提供了一种半导体装置。在现有的半导体装置中,存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中,在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14),并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且,与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18),可得到场板效果。通过该结构,减小耗尽层的大的曲率变化,使保护二极管(1)的耐压特性提高。
  • 半导体装置
  • [发明专利]半导体装置-CN200610004208.6有效
  • 菊地修一;大川重明;中谷清史;高桥利幸 - 三洋电机株式会社
  • 2006-01-28 - 2006-10-04 - H01L27/04
  • 一种半导体装置,在现有的半导体装置中,在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中,在衬底(2)上堆积外延层(3),在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域,在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构,在配线层(18)下方,分离区域(4)附近的电场被缓和,LDMOSFET1的耐压特性提高。
  • 半导体装置
  • [发明专利]半导体集成电路装置-CN200410082581.4有效
  • 神田良;大川重明;吉武和广 - 三洋电机株式会社
  • 2004-09-21 - 2005-04-06 - H01L27/06
  • 本发明提供一种半导体集成电路装置。在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的岛区域(8、9)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区域(29)。由此,在构成小信号部(2)的岛区域(8、9)中,实际上,在施加电源电位的N型的埋入扩散区域(29)中区分衬底(4)和第一外延层(5)。其结果,可以防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),并防止小信号部(2)的误动作。
  • 半导体集成电路装置
  • [发明专利]半导体集成电路装置-CN200410082521.2有效
  • 神田良;大川重明;吉武和广 - 三洋电机株式会社
  • 2004-09-20 - 2005-04-06 - H01L27/06
  • 在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的第一以及第二岛区(7、8)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且,N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此,在构成小信号部(2)的区域(7、8)中,由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果,可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),可以防止小信号部(2)的误动作。
  • 半导体集成电路装置
  • [发明专利]半导体集成电路装置-CN03148768.8有效
  • 大川重明;扇野广一郎 - 三洋电机株式会社
  • 2003-06-25 - 2004-01-21 - H01L27/06
  • 以往,在内置保护输出晶体管的火花抑制二极管的半导体集成电路中,因流向衬底的漏电电流大而不能获得所需的正向电流。本发明半导体集成电路装置的特征为,在第二外延层23表面重叠地形成了P+型第一及第二扩散区34、32。然后,在P+型第二扩散区32的正上方与正极电极39连接,使寄生电阻R1的阻值大于寄生电阻R1的阻值。这样,就可以抑制寄生PNP晶体管TR2的导通,抑制漏电电流流向衬底,进而大幅度地减小漏电电流。
  • 半导体集成电路装置
  • [发明专利]半导体集成电路装置及其制造方法-CN01133842.3无效
  • 大川重明;大古田敏幸 - 三洋电机株式会社
  • 2001-12-25 - 2002-07-31 - H01L27/06
  • 本发明的目的是在内装适用于输出晶体管保护的消弧二极管的半导体集成电路装置中对使二极管元件截止时的耐压大幅度地提高的二极管元件进行高效率的集成化。在该半导体集成电路装置中,通过使形成为正极区域的P+型第1埋入层35和形成为负极区域的N+型扩散区域41在深度方向上隔开形成,当在二极管元件21上施加了反向偏置电压时,可以在由PN结的第1和第2外延层25、26构成的N型区域上得到宽幅的过渡层形成区域并由所形成的该过渡层确保耐压,从而能够抑制由击穿电流造成的内部元件损坏。
  • 半导体集成电路装置及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top