“呼翔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN202011158814.X在审
发明人：王华;肖长永;林艺辉;张琴;陆毅;呼翔;朱小娜;江滢 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-10-26 - 公布日： 2022-05-13 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅电极层；对所述栅电极层进行去氟处理；在所述去氟处理之后，在所述栅电极层的部分表面形成阻挡层，所述阻挡层的材料中包括钛元素。从而，通过所述去氟处理，提高了半导体结构的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202011061139.9在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底和分立于所述衬底上的沟道结构、以及位于所述沟道结构侧部的衬底上的覆盖层；形成贯穿相邻所述沟道结构之间的覆盖层的开口，所述开口的底部暴露出所述衬底；在所述开口底部的衬底顶面形成导电层，用于作为电阻结构。本发明实施例将电阻结构制作在相邻所述沟道结构之间的衬底顶面，不但将电阻结构从中段或后段的金属层间介质层中解放出来，相应能够降低金属互连线和导电插塞的高度，从而得到优化的中段RC(电阻电容)，进而优化了半导体结构的性能，而且通过使电阻结构形成在相邻所述沟道结构之间的衬底顶面，还能够减小HiR电路的面积，相应满足器件尺寸微缩的需求。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011017177.4在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-24 - 公布日： 2022-03-29 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底、沟道结构、电源轨道线、栅极结构、源漏掺杂区以及层间介质层；形成贯穿位于部分电源轨道线上的层间介质层的导电通孔，包括底部通孔和位于底部通孔上的顶部通孔；在底部通孔中形成与电源轨道线相接触的底部插塞；在底部插塞上形成填充顶部通孔的填充介质层；对层间介质层和填充介质层进行刻蚀，形成贯穿源漏掺杂区顶部的层间介质层的互连槽、以及暴露出顶部通孔；对顶部通孔和互连槽进行填充，形成位于顶部通孔中且与底部插塞相接触的顶部插塞、以及位于互连槽中且与源漏掺杂区相接触的源漏互连层，顶部插塞与底部插塞构成导电插塞。本发明实施例有利于增大形成Via‑BPR的工艺窗口。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011019323.7在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-24 - 公布日： 2022-03-29 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供衬底，器件区的衬底上形成有分立的沟道结构，电源轨道区的衬底中形成有电源轨道线，衬底上形成有横跨沟道结构的栅极结构，栅极结构两侧的沟道结构中形成有源漏掺杂区，栅极结构侧部的衬底和电源轨道线上形成有层间介质层；形成贯穿位于部分电源轨道线上的层间介质层的导电通孔，暴露出电源轨道线；在导电通孔中填充保护层；形成贯穿源漏掺杂区顶部的层间介质层的互连槽，互连槽的侧壁暴露出保护层；形成位于导电通孔中的导电插塞以及位于互连槽中的源漏互连层，源漏互连层与导电插塞的侧壁相接触。本发明实施例有利于增大形成导电通孔和互连槽的工艺窗口。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010988489.3在审
发明人：呼翔 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-18 - 公布日： 2022-03-18 - 主分类号： H01L23/528 文献下载
摘要：一种半导体结构及其形成方法，包括：提供衬底；形成若干栅极结构和若干源漏掺杂层，所述源漏掺杂层位于相邻的所述栅极结构之间；在所述源漏掺杂层上形成导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；在所述第一开口侧壁形成停止层。通过在所述第一开口的侧壁形成停止层，在后续刻蚀去除所述第一开口内的所述第一保护层时，由于所述第一开口的侧壁具有停止层，会使得刻蚀停止在所述停止层的表面，进而避免了刻蚀工艺对栅极结构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电插塞与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010923861.2在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-09-04 - 公布日： 2022-03-04 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、位于栅极结构的顶部上的栅极盖帽层、位于栅极结构两侧的基底中的源漏掺杂区、以及位于栅极结构侧部基底上的底部介质层；形成贯穿源漏掺杂区顶部的底部介质层的源漏互连层，源漏互连层的顶面与相邻栅极盖帽层围成凹槽，用于形成源漏盖帽层；通过凹槽对栅极盖帽层的侧壁进行离子掺杂，适于提高源漏盖帽层和栅极盖帽层之间的刻蚀选择比；进行离子掺杂后，在凹槽中形成源漏盖帽层；形成覆盖栅极盖帽层和源漏盖帽层的顶部介质层；形成贯穿顶部介质层和源漏盖帽层的源漏接触孔；在源漏接触孔中形成源漏插塞。本发明实施例降低源漏插塞与相邻的栅极结构之间发生短接或击穿的概率。
半导体结构及其形成方法

[发明专利]掩膜版、半导体结构及其形成方法-CN202010849834.5在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-08-21 - 公布日： 2022-02-22 - 主分类号： H01L21/768 文献下载
摘要：一种掩膜版、半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极结构以及位于栅极结构一侧基底中的漏极；形成覆盖栅极结构以及漏极的介电层；刻蚀介电层，形成露出漏极的第一开口；刻蚀介电层和部分厚度的漏极，形成第二开口，第二开口与第一开口相交叉，且第二开口的底面低于第一开口的底面；在第一开口以及第二开口中形成导电层，位于第一开口中的导电层作为漏极插塞，位于第二开口中的导电层作为交叉插塞。本发明实施例，交叉插塞的侧壁与漏极接触，增大漏极与导电层的接触面积，降低漏极与导电层的导通电阻，提高半导体结构的电学性能。
掩膜版半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010762870.8在审
发明人：呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-07-31 - 公布日： 2022-02-18 - 主分类号： H01L23/64 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成晶体管的器件区和用于形成电阻结构的电阻区；在所述基底上形成栅极，平行于所述基底且沿栅极延伸的方向为纵向，与所述纵向垂直的方向为横向；在所述栅极露出的基底中形成半导体层，位于所述器件区的半导体层用于形成源漏掺杂层，沿所述纵向位于所述电阻区的相邻半导体层相接触，用于形成电阻结构。本发明实施例有利于改善中段RC(电阻电容)延迟问题，优化了器件的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010339099.3在审
发明人：呼翔 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-04-26 - 公布日： 2021-10-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，包括：衬底；位于衬底上的第一介质层、第一栅极结构、第一源漏掺杂层以及若干第二栅极结构；位于第一源漏掺杂层上的第一介质层内的第一导电结构；位于第一介质层内的导电层开口；位于导电层开口内的导电层。通过导电层的顶部表面齐平于第一介质层的顶部表面，在后续的制程中，需要在导电层和第一介质层上形成第二介质层，利用第二介质层有效的减小了导电层与其他的器件结构之间的短接，进而提升最终形成的半导体结构的电学性能。另外，导电层的顶部表面齐平于第一介质层的顶部表面，使得导电层与栅极插塞或源漏插塞的顶部表面之间形成一定的高度差，以此减小导电层与栅极插塞或源漏插塞之间产生的寄生电容。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010339107.4在审
发明人：呼翔 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-04-26 - 公布日： 2021-10-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，包括：提供衬底，衬底包括第一区和第二区；在第一区上形成第一栅极结构；在第一区内形成第一源漏掺杂层；在第二区上形成第二栅极结构；在第二栅极结构上形成第一保护层；在第一源漏掺杂层上形成第一导电结构，且第一导电结构还位于第一栅极结构表面，第一导电结构的顶部表面低于第一保护层的顶部表面；在第一导电结构上形成隔离层。利用隔离层有效的减小了第一导电结构与其他的器件结构之间的短接，提升半导体结构的性能。第一导电结构的顶部低于第一保护层顶部，使得第一导电结构较后续形成的栅极插塞或源漏插塞之间形成一定的高度差，以此减小第一导电结构与栅极插塞或源漏插塞之间产生的寄生电容。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010339973.3在审
发明人：呼翔 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-04-26 - 公布日： 2021-10-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，包括：衬底；位于所述衬底上的第一介质层、第一栅极结构以及若干第二栅极结构，相邻的所述第一栅极结构和所述第二栅极结构之间的衬底内具有第一源漏掺杂层；位于所述第一源漏掺杂层上的第一介质层内的第一导电结构；位于所述第一介质层上的第二介质层；位于所述第二介质层内的导电层开口；位于所述导电层开口内形成导电层以及位于所述导电层上的隔离层。通过位于所述隔离层能够将所述导电层进行覆盖，进而有效的减小了所述导电层与其他的器件结构之间的短接。另外，所述导电层较后续形成的源漏插塞或栅极插塞之间形成一定的高度差，以此减小所述导电层与所述栅极插塞或所述源漏插塞之间产生的寄生电容。
半导体结构及其形成方法

[发明专利]一种物理不可克隆产品及其制造的方法-CN201510867349.X有效
发明人：赵连国;彭坤;呼翔;王海莲 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2015-12-01 - 公布日： 2020-10-09 - 主分类号： G06K19/07 文献下载
摘要：一种物理不可克隆产品及其制造的方法，所述方法包括：生成电阻块，所述电阻块为具有电阻的导电板；对所述电阻块进行阻值随机化处理；形成电阻块矩阵，所述电阻块矩阵包括两个所述处理后的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0；取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。采用上述方案可以实现物理不可克隆。
一种物理不可克隆产品及其制造方法

[发明专利]半导体器件安全认证方法-CN201610094474.6有效
发明人：呼翔;彭坤;施平;罗学辉;赵连国;李强;王海莲 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-02-19 - 公布日： 2020-08-28 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种半导体器件安全认证方法，提供一半导体衬底，半导体衬底上形成有半导体器件以及至少一个电路元件矩阵，电路元件矩阵包括多个同一种类的电路元件，电路元件包括底层抗反射层，电路元件矩阵中至少部分电路元件的底层抗反射层的形状存在差异；多次比较电路元件矩阵中任意两个电路元件的元件参数值，并且每次比较的电路元件不完全相同，获得多个比较结果；将获得的多个比较结果构成的序列作为半导体器件的密钥。由于电路元件矩阵中至少部分电路元件的底层抗反射层的形状存在差异，因此电路元件矩阵中至少部分电路元件的元件参数值存在差异，利用元件参数值差异应用于半导体器件的安全认证，具有广泛的发展前景。
半导体器件安全认证方法

[发明专利]一种多晶硅刻蚀方法-CN201510354799.9有效
发明人：赵连国;彭坤;呼翔;王海莲;陈文甫;罗登贵;王峰;朱建校;徐培明 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-06-24 - 公布日： 2020-06-09 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种多晶硅刻蚀方法，包括以下步骤：S1：在多晶硅层表面形成SiN层，并刻蚀所述SiN层使其图形化，得到SiN硬掩膜层；S2：在所述SiN硬掩膜层周围未被刻蚀彻底的SiN残留颗粒与所述多晶硅层之间形成氧化层；S3：采用湿法腐蚀去除所述氧化层，使所述SiN残留颗粒因悬空而脱离所述多晶硅层；S4：以所述SiN硬掩膜层作为掩模对所述多晶硅层进行刻蚀。本发明避免了因氮化硅残留颗粒的遮挡阻碍后续多晶硅刻蚀，极大地降低了多晶硅残留缺陷的产生。本发明的多晶硅刻蚀方法无需增加光刻次数，对后续工艺几乎没有影响，并且成功避免了使用传统DARC作为硬掩膜的不足，也成功减少了SiN作为硬掩膜带来的多晶硅残留缺陷，可以有效提高产品良率。
一种多晶刻蚀方法

[发明专利]半导体器件安全认证方法-CN201610044356.4有效
发明人：赵连国;彭坤;王海莲;呼翔 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-01-22 - 公布日： 2020-05-01 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种半导体器件安全认证方法，提供一半导体衬底，半导体衬底上形成有半导体器件以及电容矩阵，电容矩阵包括多个电容器，电容器包括第一基板、形成于第一基板上的介质层以及形成于介质层上的第二基板，所述电容矩阵中包括至少一个与其他电容器介质层的第一表面的面积存在差异的电容器，所述第一表面为介质层靠近第二基板的一面；多次比较电容矩阵中任意两个电容器的电容值，并且每次比较的电容器不完全相同，获得多个比较结果；将获得的多个比较结果构成的序列作为半导体器件的密钥。利用电容值差异应用于半导体器件的安全认证，具有广泛的发展前景。
半导体器件安全认证方法

1
2
下一页»
尾页
共 22 条