“冯睿鑫”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]一种面向聚类结果的解释方法-CN202310661285.2在审
发明人：陈粮;钟才明;潘仁波;冯睿鑫;曾涛 -专利权人：宁波大学科学技术学院
申请日： 2023-06-06 - 公布日： 2023-10-10 - 主分类号： G06F18/23213 文献下载
摘要：本发明公开了一种面向聚类结果的解释方法，通过超立方体来生成每个簇的解释，每个超立方体涉及到了数据集的所有维度，所以最终得到的解释也是包含所有特征的，是一个非常全面的解释，在解释过程中，一方面直接把超立方体的数量当做一个目标函数，从而可以直接控制最终得到的解释规则的数量，进而得到更为简洁的解释，另一方面通过设计的目标函数来让每个超立方体内的数据点尽可能的紧凑，这就保证了超立方体中没有数据点存在的空白区域少，也就让最终根据超立方体来生成解释时，冗余解释会比较少；优点是通过超立方体覆盖簇的结果来实现聚类结果的可解释性，能够得到较为简洁，冗余解释较少的解释。
一种面向结果解释方法

[发明专利]用于可变矩阵的DMA快速转置方法及装置-CN201511029788.X有效
发明人：樊广超;李祖松;杨思博;何苗平;冯睿鑫;赵晏伯 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2015-12-31 - 公布日： 2023-01-03 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种用于可变矩阵的DMA快速转置方法及装置，其中，该方法包括以下步骤：获取待转置矩阵大小，并根据预先设定的配置需求将待转置矩阵分解成多个待转置小矩阵,并获取每个待转置小矩阵的矩阵信息，其中，矩阵信息包括矩阵行数、矩阵列数以及矩阵中每个元素的字节大小；基于直接存储器访问DMA，根据每个待转置的小矩阵的矩阵信息对DMA内部的SRAM分成对应大小的SRAM块，并通过对应大小的SRAM块依次对每个待转置小矩阵进行转置，当每个待转置小矩阵依次被转置后，待转置矩阵完成转置。该方法适用于多种类型矩阵的DMA转置，提高了DMA转置的效率。
用于可变矩阵 dma 快速方法装置

[发明专利]面向多概率性参数实时任务的和谐感知多处理器调度方法-CN201911058498.6有效
发明人：任健康;宿晓燕;毕冉;盛君如;刘倩;叶鑫;谭国真;冯睿鑫 -专利权人：大连理工大学
申请日： 2019-11-01 - 公布日： 2022-09-16 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了面向多概率性参数实时任务的和谐感知多处理器调度方法，属于实时系统技术领域。包括计算任务集合中每两个任务间的和谐系数、基于和谐系数将包含n个独立的概率实时任务集合中的所有任务分成p个任务子集和生成面向多概率性参数的实时任务集合调度方案三个步骤。解决了基于概率性最坏情况执行时间和概率性最小到达间隔时间的多概率性参数实时任务多处理器调度中存在的CPU资源利用的碎片化问题。本发明的任务调度模型中任务最坏情况执行时间和最小到达间隔时间均为概率性，模型适应范围更广泛。此外，本发明在任务调度过程中综合考虑了任务负载和任务间和谐关系，提高了系统可调度性和资源利用率。
面向概率参数实时任务和谐感知处理器调度方法

[发明专利]处理器硅前性能评估方法-CN201710582643.5有效
发明人： 冯睿鑫;邱吉;宋贵环;刘静宇;余红斌 -专利权人：展讯通信（上海）有限公司
申请日： 2017-07-17 - 公布日： 2021-09-21 - 主分类号： G06F11/30 文献下载
摘要：本发明提供一种处理器硅前性能评估方法。所述方法包括：软件生成带有标识核心代码标记的基准测试程序；硬件仿真执行所述基准测试程序，使用硬件监控单元记录所述基准测试程序的运行性能信息；利用所述硬件监控单元记录的所述基准测试程序的运行性能信息还原所述基准测试程序的得分。本发明能够缩短基准测试程序的仿真运行时间，提高处理器硅前性能评估的效率。
处理器性能评估方法

[发明专利]应用于缓存验证系统的地址随机方法和装置-CN201511030234.1有效
发明人：贺庆礼;冯睿鑫;钟凯 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2015-12-31 - 公布日： 2020-10-13 - 主分类号： G06F12/0802 文献下载
摘要：本发明公开了一种应用于缓存验证系统的地址随机方法和装置，其中，该方法包括以下步骤：将从处理器获取到的虚拟内存地址转换为物理内存地址；确定高速缓存的缓存结构信息；根据缓存结构信息对物理内存地址进行拆分，以生成物理内存地址的标记位数据、索引数据和字节偏移数据；基于缓存标记位，对索引数据进行随机，以生成缓存索引位地址集合；基于缓存索引位，对标记位数据进行随机，以生成缓存标记位地址集合；判断缓存标记位地址集合中是否存在相同的缓存标记位地址；若不存在，则根据缓存标记位地址集合、缓存索引位地址集合和字节偏移数据生成物理地址集合。本发明的实施例，能够在保证高速缓存正常工作的基础上，提高高速缓存验证的效率。
应用于缓存验证系统地址随机方法装置

[发明专利]用于多级缓存中数据及状态的验证方法及装置-CN201511029790.7有效
发明人：商家玮;冯睿鑫;周海斌 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2015-12-31 - 公布日： 2020-08-21 - 主分类号： G06F12/0846 文献下载
摘要：本发明公开了一种用于多级缓存中数据及状态的验证方法及装置，其中该方法包括：依次获取第n级缓存中每个缓存行的第一缓存信息包括第一标志信息和第一数据信息；根据第一缓存信息获取由第n级缓存中每个缓存行对应的第一物理地址组成的第一物理地址集合；依次获取第m级缓存中的每个缓存行的第二缓存信息包括第二标志信息和第二数据信息；根据第二缓存信息获取由第m级缓存中每个缓存行对应的第二物理地址组成的第二物理地址集合；如第二物理地址集合含第一物理地址集合，对第n级缓存中的每个缓存行，根据第一、第二缓存信息对同一物理地址的缓存状态进行验证。该方法不仅能够验证缓存状态的正确性，还能提高了验证核间缓存一致性的验证效率。
用于多级缓存数据状态验证方法装置

[发明专利]硬件加速器的验证方法和验证系统-CN201511022646.0有效
发明人：张显东;冯睿鑫;周海斌 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2015-12-30 - 公布日： 2020-04-28 - 主分类号： G06F11/26 文献下载
摘要：本发明公开了一种硬件加速器的验证方法，包括：S1：调用一个测试用例，同时写入配置输入信息和得到测试用例的对应的期望对比报告；S2：根据测试用例对硬件加速器进行测试获得测试报告，并停止运行硬件加速器；S3：将测试报告与期望对比报告进行比较得到硬件加速器的性能分析报告，其中，执行步骤S3时释放硬件加速器的资源；S4：循环执行步骤S1至S3直至用所有测试用例进行对硬件加速器的检测后停止运行。本发明具有如下优点：能够按照重复执行对硬件加速器的检测，减少人工检查繁杂报告时引入的人为因素产生的错误；每次得到检测报告与期望对比报告进行比较得出性能分析报告停止硬件加速器的运行，且减少与硬件加速器的资源占用。
硬件加速器验证方法系统

[发明专利]访存部件及访存部件中访存指令读取数据的方法-CN201511032209.7有效
发明人： 冯睿鑫;李祖松;李明 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2015-12-31 - 公布日： 2019-04-16 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种访存部件及访存部件中访存指令读取数据的方法，其中，访存部件包括：保留站和流水线，保留站暂存有访存指令，访存指令从保留站顺序进入流水线，并从流水线顺序进入访存执行队列，其中，访存指令包括存储指令和加载指令；数据暂存区；访存执行队列，存储指令在进入访存执行队列后，从数据暂存区中获取存储指令的数据源操作数。根据本发明实施例的访存部件，能够降低加载指令的阻塞延迟，提高处理器的性能。
部件中访存指令读取数据方法

[发明专利]一种面向调试的处理器验证方法及验证设备-CN201010607233.X无效
发明人： 冯睿鑫 -专利权人：北京国睿中数科技股份有限公司
申请日： 2010-12-27 - 公布日： 2012-07-11 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及面向调试的处理器验证方法及验证设备，其中所述处理器采用流水线技术。所述面向调试的处理器验证方法包括如下步骤：抓取指令通过处理器的流水线中每一级时所产生的特征信息，其中所述特征信息能够表征流水线每一级的功能执行情况；根据处理器的预期模型，模拟出所述指令通过处理器流水线中每一级时应产生的特征信息；以及将所抓取的特征信息与所模拟的特征信息进行比较，如果发生不一致，则报出错误和错误原因。
一种面向调试处理器验证方法设备

[发明专利]用于对存储器进行配置的系统和方法-CN201010607235.9无效
发明人： 冯睿鑫 -专利权人：北京国睿中数科技股份有限公司
申请日： 2010-12-27 - 公布日： 2012-07-04 - 主分类号： G06F12/08 文献下载
摘要：本发明公开了一种用于对存储器进行配置的系统和方法。该系统包括：存储器；保存Cache和SRAM的多个配置信息的配置寄存器；仲裁器，其与所述配置寄存器相耦合并接收来自所述存储器外部的访存请求；Cache控制器和SRAM控制器，所述Cache控制器和SRAM控制器被并行设置在所述仲裁器与所述存储器之间。所述仲裁器根据所述访存请求以及所述配置寄存器中储存的所述Cache和SRAM的多个配置信息来判定如何将所述存储器配置成Cache和SRAM，并将判定结果发送给所述Cache控制器和所述SRAM控制器。所述Cache控制器和所述SRAM控制器根据所述仲裁器的判定结果分别发起对所述存储器的操作。本发明可以将存储器动态配置成Cache和SRAM，并且两者的比例可调，从而使存储器适用于不同的应用，灵活性高。
用于存储器进行配置系统方法

[发明专利]一种处理器地址数据跟踪的装置及方法-CN200910243810.9有效
发明人：李祖松;冯睿鑫;徐翠萍 -专利权人：北京龙芯中科技术服务中心有限公司
申请日： 2009-12-21 - 公布日： 2010-06-16 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种处理器地址数据跟踪的装置及方法，所述装置包括数据收集装置，还包括触发装置、同步信息生成装置、数据包生成装置、数据包存储装置、数据包导出装置。所述方法包括如下步骤：根据预定触发条件将处理器地址数据信息转换为处理器地址数据包，同时生成与当前处理器地址数据信息对应的同步信息；将上述转换的处理器地址数据包及生成的同步信息进行存储；根据外部指令将上述处理器地址数据包及同步信息导出。本发明所述的处理器地址数据跟踪的装置及方法中，实现了对处理器地址数据信息的实时收集及快速导出，对处理器的实际工作影响得到降低，更加方便研发人员发现硬件上的设计缺陷，分析系统瓶颈，以及对程序进行优化。
一种处理器地址数据跟踪装置方法

1
共 11 条