“龙腾半导体股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]一种用于测试功率器件的共源电感的测试电路及测试方法-CN202111236295.9有效
发明人：吴佳芮;杨旭;王康平;陈文洁;魏吉文;魏高昊;陈桥梁 -专利权人：西安交通大学;龙腾半导体股份有限公司
申请日： 2021-10-22 - 公布日： 2023-06-30 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种用于测试功率器件的共源电感的测试电路及测试方法，可以实现准确的测量功率器件的共源电感，同时可以低成本的搭建测试电路，针对不同的封装形式和大小测量器件的共源电感。相比于以前的测量方式，本发明的测量方法不仅能够实现对确定布局后的功率器件的共源电感准确测量，同时可以将功率回路和驱动回路之间的耦合效应考虑在内，对功率器件的共源电感进行测量。
一种用于测试功率器件电感电路方法

[发明专利]一种增强抗闩锁特性的IEGT器件及其制造方法-CN202211609740.6在审
发明人：张军亮;张园园;王荣华;李铁生 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-12-15 - 公布日： 2023-04-18 - 主分类号： H01L29/417 文献下载
摘要：本发明具体公开了一种增强抗闩锁特性的IEGT器件及其制造方法，解决了现有技术中存在的IEGT器件高温大电流下容易闩锁的问题。具体技术方案为：在区熔单晶硅衬底片上形成IEGT的P型dummy区，两侧刻蚀沟槽，热生长牺牲氧化层，剥离后再次生长栅氧化层在沟槽中淀积多晶硅，形成IEGT的沟槽栅极，正面依次离子注入形成PBody区及发射区，刻蚀接触孔后，正面离子注入硼和二氟化硼形成接触孔欧姆接触区域并淀积金属，背面离子注入形成场截止FS层及集电区，并溅射背面金属。本发明通过改变IEGT器件发射极N+的Layout结构，增大了NPN晶体管发射极电阻，降低NPN管的电流增益，提高IEGT器件的抗闩锁能力。
一种增强抗闩锁特性 iegt 器件及其制造方法

[发明专利]场限环-沟槽负斜角复合终端结构的制备方法-CN202011005385.2有效
发明人：刘雯娇;刘琦;李恩求;李铁生;徐西昌 -专利权人： 龙腾半导体股份有限公司
申请日： 2020-09-23 - 公布日： 2023-03-31 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及场限环‑沟槽负斜角复合终端结构及其制备方法，步骤为：制备器件的有源区和终端区，终端区设置至少一个以上的场限环；用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环‑沟槽负斜角复合终端结构。本发明适用于功率MOS器件的场限环‑沟槽负斜角复合终端结构，由于工艺简单，高温稳定性好，并且能在芯片面积与击穿电压两者之间取得较好的折衷，因此，该复合终端也可推广到IGBT和IEGT等功率器件。
场限环沟槽斜角复合终端结构制备方法

[实用新型]一种半导体分立器件动态特性测试机柜-CN202222376581.1有效
发明人：陈桥梁;王舶男;崔金茜 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-09-07 - 公布日： 2023-03-28 - 主分类号： G01R1/04 文献下载
摘要：本实用新型公开了一种半导体分立器件动态特性测试机柜，包括接地处理的柜体，柜体的前部无门，两侧及后部分别设置有侧门及后门，侧门及后门独立开合，柜体一侧设置有总空开，柜体顶部设置有报警灯，柜体前部设置有多个安装槽位，柜体前部还设置有显示器，显示器与柜体通过摇臂连接，所述安装槽位下端设置有出线孔；柜体前部还设置有急停开关、存储位、托盘；所述柜体内部设置有多个排插。本实用新型组装灵活，外形美观、结构坚固，将不同的测试仪器集中在一起，便于在同一位置检测不同的产品或不同项目，同时保证测试工作的安全性。
一种半导体分立器件动态特性测试机柜

[实用新型]一种改善半导体器件管脚分层的引线框架结构-CN202123244269.9有效
发明人：王飞;王荣华;张园园;张锴 -专利权人： 龙腾半导体股份有限公司;西安龙翔半导体有限公司
申请日： 2021-12-22 - 公布日： 2023-03-28 - 主分类号： H01L23/495 文献下载
摘要：本发明公开了一种改善半导体器件管脚分层结构的引线框架，解决了普通引线框架封装时，不能满足管脚分层要求为0的问题。本发明具体技术方案为：一种改善半导体器件管脚分层的引线框架，包括基岛和管脚，其特征在于，所述管脚上开有多个小孔；所述管脚两侧分别开有一个小孔或所述管脚下侧连接处开有小孔。本发明通过改进引线框架来减小管脚打线区域的应力，增加塑封料和框架的粘结性，达到减少分层的目的，提高产品电性能，进而提高产品可靠性。
一种改善半导体器件管脚分层引线框架结构

[发明专利]一种具有P柱区埋层的超结SGT结构及其制造方法-CN202211638023.6在审
发明人：汤雨欣;张园园;徐西昌 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-12-20 - 公布日： 2023-03-21 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种具有P柱区埋层的超结SGT结构及其制造方法。具体为包括N+Sub，所述N+Sub上方为交替设置的P柱区与N柱区，中央位置P柱区上方设置有深沟槽，两侧为超结区，深沟槽内设置有上、下两部分多晶硅，并且填充有二氧化硅层；下方的多晶硅为屏蔽栅，其两侧及底部为二氧化硅层，上方的多晶硅为栅极，其四周为二氧化硅层；两个超结区上方均为P体区，P体区内部靠近中心侧设置有N+源区；上下两面还淀积有金属化电极。本发明是全超结设计，故可以实现完全的电荷平衡，无需过度在意屏蔽栅的沟槽深度，降低了工艺难度。
一种具有柱区埋层 sgt 结构及其制造方法

[发明专利]一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法-CN202211693751.7在审
发明人：麻泽众;杨乐;李铁生;陈桥梁 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-12-28 - 公布日： 2023-03-17 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法，包括步骤：在衬底上方生长外延层；形成由依次叠加的第一氧化层、氮化硅介质层和第二氧化层组成的硬掩模结构；通过光刻形成沟槽；在沟槽内部淀积形成侧壁氧化层；淀积并回刻形成源极多晶硅；湿法刻蚀侧壁氧化层至目标深度；淀积高k介质层填充沟槽并回刻至目标深度；淀积产生氧化层回填沟槽；去除氮化硅上方的氧化层，湿法刻蚀氧化层形成隔离氧化层；采用热氧化工艺形成栅极氧化层；形成栅极多晶硅。本发明可利用高k介质来增强源极多晶硅与漂移区的电荷耦合效果，使漂移区纵向电场分布更加均匀，进一步提高器件的击穿电压以及实现更优的比导通电阻和栅漏电荷。
一种具有介质屏蔽沟槽 mosfet 制造方法

[发明专利]一种屏蔽栅沟槽MOSFET结构及其制造方法-CN202211693735.8在审
发明人：麻泽众;杨乐;李铁生;陈桥梁 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-12-28 - 公布日： 2023-03-14 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种屏蔽栅沟槽MOSFET结构及其制造方法，所述屏蔽栅沟槽MOSFET结构包括沟槽内部的栅极多晶硅和源极多晶硅，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成；在漏极承受反向偏置时，源极多晶硅对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，氮化硅夹层会使漂移区的电场分布更加均匀。本发明所述屏蔽栅沟槽MOSFET结构能提高器件的击穿电压，降低器件的比导通电阻，进一步提高屏蔽栅沟槽MOSFET的应用范围。
一种屏蔽沟槽 mosfet 结构及其制造方法

[发明专利]一种具有高k介质的屏蔽栅沟槽型MOSFET结构-CN202211692949.3在审
发明人：麻泽众;杨乐;李铁生;陈桥梁 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-12-28 - 公布日： 2023-03-07 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种具有高k介质的屏蔽栅沟槽型MOSFET结构，隶属于屏蔽栅沟槽型MOSFET。本发明包括重掺杂N型衬底、衬底上方的N型外延层、P型阱区、重掺杂N型源区以及重掺杂P型接触区，结构内部设有伸入到N型外延层的深沟槽，深沟槽两侧拥有侧壁氧化层介质和高k介质，沟槽内部的源极多晶硅通过中间氧化层与栅极多晶硅相隔离。高k介质的存在可以有效提高漂移区中部的电场强度，与传统SGT MOSFET相比，可以在保证击穿电压相等的情况下增加外延层的掺杂浓度，使导通电阻进一步降低。另外高k介质可以增强源极多晶硅与漏极的电荷耦合效应，使栅漏电容和栅电荷都有一定程度的降低，有效提高了器件性能。
一种具有介质屏蔽沟槽 mosfet 结构

[发明专利]一种基于开关矩阵电池均衡拓扑的电池模型参数和荷电状态联合估计算法-CN202211295341.7在审
发明人：王舶男;崔金茜;王力;王晶晶;陈桥梁 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-10-21 - 公布日： 2023-01-13 - 主分类号： G01R31/367 文献下载
摘要：本发明属于电池管理系统技术领域，具体涉及一种基于开关矩阵电池均衡拓扑的电池模型参数和荷电状态联合估计算法。该算法包括以下步骤：步骤1.建立电池的二阶分数阶模型作为荷电状态估计以及均衡的模型；步骤2.采用多尺度分数阶双无迹卡尔曼滤波法实现电池参数和荷电状态的联合估计；步骤3.根据步骤2中得到的电池模型参数以及电池荷电状态估计，基于开关矩阵均衡拓扑完成电池的均衡过程。基于开关矩阵均衡拓扑完成电池的均衡过程，增加了电池寿命，基于电池分数阶模型并采用多尺度分数阶双无迹卡尔曼滤波法，为BMS系统均衡、报警等功能提供可靠依据，确保了保证锂离子电池在应用过程中的可靠性和稳定性。
一种基于开关矩阵电池均衡拓扑模型参数状态联合估计算法

[发明专利]一种降低GaN HEMT器件温度的结构-CN202211187070.3在审
发明人：赵宏美;张园园;肖晓军;陈桥梁;李铁生 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-09-28 - 公布日： 2023-01-06 - 主分类号： H01L29/06 文献下载
摘要：本发明为一种降低GaN HEMT器件温度的结构，其克服了现有技术中存在的GaNHEMT器件温度过高降低了器件的可靠性的问题。本发明能降低常规型GaN HEMT器件内部温度，进一步提高器件的可靠性。本发明其结构具有GaN梯形微阱和AlGaN矩形微阱，主要用于降低器件温度，器件结构从底部到顶部依次为：衬底、GaN梯形微阱、GaN缓冲层、AlGaN势垒层、AlGaN矩形微阱、钝化层、源极、栅极、漏极，其中栅极与AlGaN势垒层构成肖特基接触，源极和漏极与GaN缓冲层构成欧姆接触。GaN梯形微阱能增加缓冲层和衬底界面的热扩散面积，具有减小界面热阻的作用，AlGaN矩形微阱具有调制沟道温度分布的作用。
一种降低 gan hemt 器件温度结构

[发明专利]一种单极性弱倍频SPWM逆变器控制技术-CN202211295380.7在审
发明人：王舶男;崔金茜;王力;王晶晶;陈桥梁 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-10-21 - 公布日： 2023-01-03 - 主分类号： H02M7/5387 文献下载
摘要：本发明提出了一种单极性弱倍频SPWM逆变器控制技术，在保证单极性倍频控制技术现有优势的情况下进一步降低开关器件的损耗。采用的技术方案是:在单极性倍频SPWM基础上将半周期内的矩形脉冲数由偶数2N减少为奇数2N‑1，其具体包括以下步骤：(1)根据载波频率与控制芯片主频确定单位正弦表中的点数，(2)对于左半桥开关管VT1、VT2，采用单极性倍频控制；对于右半桥开关管VT3、VT4，采用单极性弱倍频方式，相比单极性倍频方式在正半周减少一次开通关断，在负半周减少一次关断开通；(3)将控制器输出的控制信号与单位正弦表中的点相乘作为调制信号输出给控制芯片中的PWM模块进行调制，生成PWM信号。
一种极性倍频 spwm 逆变器控制技术

[发明专利]一种双芯并联大功率器件封装结构及其制备方法-CN202211135091.0在审
发明人：张锴;张园园;曹琳;徐西昌 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-09-19 - 公布日： 2022-12-06 - 主分类号： H01L23/367 文献下载
摘要：本发明公开了一种双芯并联大功率器件封装结构及其制备方法，解决了现有封装结构安装面积大及散热性能不佳的问题。具体技术方案为：一种双芯并联功率器件封装结构，源极金属片一端通过结合层连接引线框架脚架焊接区，另一端两侧面分别通过结合层连接两个芯片的源极，栅极金属片一端通过结合层连接引线框架脚架焊接区，另一端两侧面分别通过结合层连接两个的栅极，一个芯片的漏极通过结合层连接漏极金属片，另一个芯片的漏极通过结合层连接引线框架基岛区，漏极金属片与引线框架基岛区通过框架结合层连接；上述所有结构周围由塑封料填充包裹。本发明采用双芯叠封结构，降低器件体积及安装面积，且采用双面散热结构，增加散热通道，提高散热性能。
一种并联大功率器件封装结构及其制备方法

[发明专利]一种优化雪崩耐量的超结MOSFET结构及制造方法-CN202211085475.6在审
发明人：肖晓军;胡丹丹 -专利权人： 龙腾半导体股份有限公司
申请日： 2022-09-06 - 公布日： 2022-11-25 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种优化雪崩耐量的超结MOSFET结构及制造方法，在N+衬底上设有N‑外延层，在N‑外延层内设有宽窄相间的P型柱，P型柱顶部设有Pbody区，栅氧化层连接相邻Pbody区，正面设有多晶硅栅极，栅氧化层正面外部包覆有层间介质层，正面上方为金属层。本发明通过在有源区形成CD不同的P型柱来构建非平衡的击穿分布，结合表面N Source的选择性注入，使雪崩电流绝大部分流过无NPN结构区域，避免了MOSFET内寄生NPN结构的开启，该工艺兼容现有超结工艺流程，不需要额外的工艺及光刻mask，可极大提升雪崩能力。
一种优化雪崩 mosfet 结构制造方法

[发明专利]基于降温曲线时间常数的IGBT模块状态监测方法-CN202210964256.9在审
发明人：杜雄;李金阳;王靖;余瑶怡;陈桥梁 -专利权人：重庆大学;龙腾半导体股份有限公司
申请日： 2022-08-11 - 公布日： 2022-11-15 - 主分类号： G06F30/20 文献下载
摘要：本发明提供的一种基于降温曲线时间常数的IGBT模块状态监测方法，包括：S1.控制IGBT模块的散热风扇以风速FS1工作，然后对IGBT模块通电并并在IGBT模块的温度达到稳态后停止通电，保持散热风扇处于风速FS1的状态直至IGBT模块的温度与环境温度相等；记录IGBT模块温度变化值；S2.基于IGBT模块的温度变化值拟合形成三阶Cauer热网络模型的温度变化曲线；基于温度变化曲线确定出时间常数τ1、τ2和τ3；S3.改变IGBT模块散热风扇的风速为FS2并保持，重复步骤S1‑S2，确定出时间常数τ′1、τ′2和τ′3,S4.构建IGBT模块的IGBT自身的热容和热阻计算模型；基于IGBT模块的IGBT自身的热容和热阻计算模型接触IBGT模块中IGBT自身的热阻和热容。
基于降温曲线时间常数 igbt 模块状态监测方法

1
2
3
下一页»
尾页
共 39 条