“黄良喜”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]分离SOI器件中两种效应导致阈值电压漂移的方法-CN201310157703.0有效
发明人：安霞;冯慧;黄良喜;黄如 -专利权人：北京大学
申请日： 2013-05-02 - 公布日： 2013-09-04 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种分离HCI直流应力下SOI器件阈值电压漂移量的方法，属于半导体可靠性测试领域。该方法在SOI PMOSFET栅端和漏端同时加应力偏置下将HCI直流应力下HCI效应与NBTI效应对阈值电压漂移量影响分离，分别得到HCI效应和NBTI效应对应的阈值电压漂移量。采用本发明可以有助于更好的理解在V_G＝V_D应力下HCI效应的退化机制，从而更好的对器件建模并更精确的预测器件的寿命。
分离 soi 器件中两种效应导致阈值电压漂移方法

[发明专利]一种抗单粒子辐射的多栅器件及其制备方法-CN201310115866.2有效
发明人：黄如;武唯康;安霞;谭斐;黄良喜;冯慧;张兴 -专利权人：北京大学
申请日： 2013-04-03 - 公布日： 2013-07-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种抗单粒子辐射的多栅器件及其制备方法。本发明的多栅器件包括：衬底；在衬底上且分别位于两端的源区和漏区；在衬底上的源区和漏区之间的凸出的鳍型结构和介质层；在鳍型结构和介质层上的栅介质和栅电极；以及在相邻的两个鳍之间的漏区中设置有两层互相分开的隔离层，两层隔离层之间形成夹心。夹心与衬底的掺杂类型相反，与衬底形成分流pn结，并且分流pn结电极与漏极并不相连，这样被分流pn结收集的部分电荷不会输出到漏极，最终可以从多栅器件内导出，从而减弱了单粒子效应的影响。与现有技术的多栅器件相比，本发明可以做到在两者版图面积几乎相同的前提之下，有效地提高器件抗单粒子辐射的能力。
一种粒子辐射器件及其制备方法

[发明专利]抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法-CN201210440187.8有效
发明人：黄如;谭斐;安霞;黄良喜;武唯康;张兴 -专利权人：北京大学
申请日： 2012-11-07 - 公布日： 2013-02-20 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。
抑制辐射引起泄漏电流 soi 器件及其制备方法

[发明专利]一种抗辐射的CMOS器件及其制备方法-CN201210289276.7有效
发明人：黄如;谭斐;安霞;武唯康;黄良喜 -专利权人：北京大学
申请日： 2012-08-14 - 公布日： 2012-11-07 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。
一种辐射 cmos 器件及其制备方法

[发明专利]从SOI PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法-CN201210067440.X有效
发明人：杨东;黄良喜 -专利权人：北京大学
申请日： 2012-03-14 - 公布日： 2012-09-19 - 主分类号： G01R31/26 文献下载
摘要：本发明公布了一种从SOI PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOI PMOSFET器件的栅端和漏端加上应力偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI PMOSFET器件的阈值电压漂移量的不同影响。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOI PMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。
soi pmosfet 分离可靠性效应导致阈值电压漂移方法

[发明专利]一种实时监控NBTI效应界面态产生的测试方法-CN201210109526.4有效
发明人：安霞;杨东;黄良喜;黄如 -专利权人：北京大学
申请日： 2012-04-13 - 公布日： 2012-08-01 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种实时监控NBTI效应界面态产生的测试方法，属于半导体器件可靠性测试领域。该方法将NBT应力偏置中栅端的直流电压信号源变为脉冲信号源，在不同时间NBT应力后，采用电荷泵法测得衬底电流，即时监控因NBTI效应所导致界面态电荷的增加。本发明测试方法相对于常用的监控界面态电荷变化的测试方法更具有实时性，减少NBTI退化的恢复量，从而更能有效地评估NBTI效应对器件特性的影响。
一种实时监控 nbti 效应界面产生测试方法